cnt100.hier_info

基于VHDL的8位十进制频率计的详细设计。

|CNT
CLKK => DIV2CLK.CLK
CLKK => process0~0.IN1
CLK => q_tmp[7].CLK
CLK => q_tmp[6].CLK
CLK => q_tmp[5].CLK
CLK => q_tmp[4].CLK
CLK => q_tmp[3].CLK
CLK => q_tmp[2].CLK
CLK => q_tmp[1].CLK
CLK => q_tmp[0].CLK
cout <= cout~2.DB_MAX_OUTPUT_PORT_TYPE
q_bcd[0] <= q_tmp[0].DB_MAX_OUTPUT_PORT_TYPE
q_bcd[1] <= q_tmp[1].DB_MAX_OUTPUT_PORT_TYPE
q_bcd[2] <= q_tmp[2].DB_MAX_OUTPUT_PORT_TYPE
q_bcd[3] <= q_tmp[3].DB_MAX_OUTPUT_PORT_TYPE
q_bcd[4] <= q_tmp[4].DB_MAX_OUTPUT_PORT_TYPE
q_bcd[5] <= q_tmp[5].DB_MAX_OUTPUT_PORT_TYPE
q_bcd[6] <= q_tmp[6].DB_MAX_OUTPUT_PORT_TYPE
q_bcd[7] <= q_tmp[7].DB_MAX_OUTPUT_PORT_TYPE