pwm_control.fit.rpt

基于VHDL的直流电机的PWM控制程序。

+----------------+----------+---------------+---------------+-----------------------+-----+
; z              ; Output   ; --            ; --            ; --                    ; --  ;
; f              ; Output   ; --            ; --            ; --                    ; --  ;
; level_display0 ; Output   ; --            ; --            ; --                    ; --  ;
; level_display1 ; Output   ; --            ; --            ; --                    ; --  ;
; Z_F            ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk            ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; rst            ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; Level          ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; Z_F                 ;                   ;         ;
;      - z~reg0       ; 1                 ; ON      ;
;      - f~reg0       ; 1                 ; ON      ;
; clk                 ;                   ;         ;
; rst                 ;                   ;         ;
;      - cnt4[0]      ; 0                 ; OFF     ;
;      - agb          ; 0                 ; OFF     ;
;      - z~reg0       ; 0                 ; OFF     ;
;      - f~reg0       ; 0                 ; OFF     ;
;      - cnt16[2]     ; 0                 ; OFF     ;
;      - speed[2]     ; 0                 ; OFF     ;
;      - cnt16[3]     ; 0                 ; OFF     ;
;      - cnt16[1]     ; 0                 ; OFF     ;
;      - speed[1]     ; 0                 ; OFF     ;
;      - cnt16[0]     ; 0                 ; OFF     ;
;      - speed[0]     ; 0                 ; OFF     ;
;      - cnt4[1]      ; 0                 ; OFF     ;
; Level               ;                   ;         ;
;      - cnt4[0]      ; 1                 ; OFF     ;
;      - cnt4[1]      ; 1                 ; OFF     ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------+
; Control Signals                                                                              ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; Level ; PIN_2    ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; clk   ; PIN_93   ; 10      ; Clock        ; yes    ; Global Clock         ; GCLK6            ;
; rst   ; PIN_1    ; 12      ; Async. clear ; yes    ; Global Clock         ; GCLK3            ;
+-------+----------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------+
; Global & Other Fast Signals                                          ;
+-------+----------+---------+----------------------+------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+----------------------+------------------+
; Level ; PIN_2    ; 2       ; Global Clock         ; GCLK2            ;
; clk   ; PIN_93   ; 10      ; Global Clock         ; GCLK6            ;
; rst   ; PIN_1    ; 12      ; Global Clock         ; GCLK3            ;
+-------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------+-----------------+
; Name          ; Fan-Out         ;
+---------------+-----------------+
; cnt16[0]      ; 5               ;
; cnt4[0]       ; 5               ;
; cnt16[1]      ; 4               ;
; cnt16[2]      ; 3               ;
; cnt4[1]       ; 3               ;
; Z_F           ; 2               ;
; cnt16[3]      ; 2               ;
; agb           ; 2               ;
; LessThan0~177 ; 1               ;
; speed[0]      ; 1               ;
; speed[1]      ; 1               ;
; speed[2]      ; 1               ;
; cnt4[1]~27    ; 1               ;
; f~reg0        ; 1               ;
; z~reg0        ; 1               ;
+---------------+-----------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 12 / 8,840 ( < 1 % )  ;
; Direct links               ; 0 / 11,506 ( 0 % )    ;
; Global clocks              ; 3 / 8 ( 38 % )        ;
; LAB clocks                 ; 6 / 156 ( 4 % )       ;
; LUT chains                 ; 0 / 2,619 ( 0 % )     ;
; Local interconnects        ; 12 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 20 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 4.33) ; Number of LABs  (Total = 3) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 1                           ;
; 2                                          ; 1                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 1                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 2.00) ; Number of LABs  (Total = 3) ;
+------------------------------------+-----------------------------+
; 1 Async. clear                     ; 3                           ;
; 1 Clock                            ; 3                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;