traffic.fit.rpt

１．设计目的 （１）设计交通灯控制器； （２）学习状态机的设计方法； （３）学习原理图、状态机等多种的设计方法进行混合设计； （４）熟练掌握器件设计输入、编译、仿真和编程的过程。 ２．设计内

; 98       ; 112        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 115        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 116        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                         ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
; |traffic                   ; 13 (13)     ; 13           ; 0           ; 0    ; 14   ; 0            ; 0 (0)        ; 6 (6)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |traffic            ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; esp       ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; lightR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; lightR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; lightR[2] ; Output   ; --            ; --            ; --                    ; --  ;
; lightR[3] ; Output   ; --            ; --            ; --                    ; --  ;
; lightY[0] ; Output   ; --            ; --            ; --                    ; --  ;
; lightY[1] ; Output   ; --            ; --            ; --                    ; --  ;
; lightY[2] ; Output   ; --            ; --            ; --                    ; --  ;
; lightY[3] ; Output   ; --            ; --            ; --                    ; --  ;
; lightG[0] ; Output   ; --            ; --            ; --                    ; --  ;
; lightG[1] ; Output   ; --            ; --            ; --                    ; --  ;
; lightG[2] ; Output   ; --            ; --            ; --                    ; --  ;
; lightG[3] ; Output   ; --            ; --            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------+
; Pad To Core Delay Chain Fanout                      ;
+-----------------------+-------------------+---------+
; Source Pin / Fanout   ; Pad To Core Index ; Setting ;
+-----------------------+-------------------+---------+
; esp                   ;                   ;         ;
;      - state.E        ; 1                 ; ON      ;
;      - state.D        ; 1                 ; ON      ;
;      - state.C        ; 1                 ; ON      ;
;      - lightR[1]~reg0 ; 1                 ; ON      ;
;      - lightR[2]~reg0 ; 1                 ; ON      ;
;      - lightY[1]~reg0 ; 1                 ; ON      ;
;      - lightG[1]~reg0 ; 1                 ; ON      ;
;      - lightG[3]~reg0 ; 1                 ; ON      ;
;      - state.G        ; 1                 ; ON      ;
;      - state.A        ; 1                 ; ON      ;
;      - state.IDLE     ; 1                 ; ON      ;
;      - state.F        ; 1                 ; ON      ;
;      - state.B        ; 1                 ; ON      ;
; clk                   ;                   ;         ;
+-----------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------+
; Control Signals                                                                             ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; clk  ; PIN_10   ; 13      ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; esp  ; PIN_88   ; 13      ; Clock enable ; no     ; --                   ; --               ;
+------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_10   ; 13      ; Global clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name           ; Fan-Out        ;
+----------------+----------------+
; esp            ; 13             ;
; state.IDLE     ; 4              ;
; state.C        ; 4              ;
; state.D        ; 4              ;
; state.B        ; 2              ;
; state.F        ; 2              ;
; state.A        ; 2              ;
; state.G        ; 2              ;
; state.E        ; 2              ;
; lightG[3]~reg0 ; 2              ;
; lightG[1]~reg0 ; 2              ;
; lightY[1]~reg0 ; 2              ;
; lightR[2]~reg0 ; 2              ;
; lightR[1]~reg0 ; 2              ;
+----------------+----------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 9 / 8,840 ( < 1 % )   ;
; Direct links               ; 5 / 11,506 ( < 1 % )  ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; LAB clocks                 ; 1 / 156 ( < 1 % )     ;
; LUT chains                 ; 0 / 2,619 ( 0 % )     ;
; Local interconnects        ; 17 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 9 / 7,520 ( < 1 % )   ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 6.50) ; Number of LABs  (Total = 2) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 0                           ;
; 3                                          ; 1                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 1                           ;
+--------------------------------------------+-----------------------------+