ten.hier_info

一个很好的VHDL程序.可以实现64HZ分为0.1HZ

|ten
clk => t10~reg0.CLK
clk => num[0].CLK
clk => num[1].CLK
clk => num[2].CLK
clk => num[3].CLK
clk => num[4].CLK
clk => num[5].CLK
clk => num[6].CLK
clk => num[7].CLK
clk => num[8].CLK
clk => num[9].CLK
t10_en => num~10.OUTPUTSELECT
t10_en => num~11.OUTPUTSELECT
t10_en => num~12.OUTPUTSELECT
t10_en => num~13.OUTPUTSELECT
t10_en => num~14.OUTPUTSELECT
t10_en => num~15.OUTPUTSELECT
t10_en => num~16.OUTPUTSELECT
t10_en => num~17.OUTPUTSELECT
t10_en => num~18.OUTPUTSELECT
t10_en => num~19.OUTPUTSELECT
t10_en => num[1].ALOAD
t10_en => num[0].ALOAD
t10_en => num[2].ALOAD
t10_en => num[3].ALOAD
t10_en => num[4].ALOAD
t10_en => num[5].ALOAD
t10_en => num[6].ALOAD
t10_en => num[7].ALOAD
t10_en => num[8].ALOAD
t10_en => num[9].ALOAD
t10 <= t10~reg0.DB_MAX_OUTPUT_PORT_TYPE