state3.plg

来自「《设计与验证Verilog HDL》光盘内容」· PLG 代码 · 共 7 行

@P:  Worst Slack : -0.484
@P:  state2|clk - Estimated Frequency : 309.6 MHz
@P:  state2|clk - Requested Frequency : 364.2 MHz
@P:  state2|clk - Estimated Period : 3.230
@P:  state2|clk - Requested Period : 2.745
@P:  state2|clk - Slack : -0.484