📄 ym4_1.tan.rpt
字号:
Classic Timing Analyzer report for ym4_1
Mon Dec 03 16:30:27 2007
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Clock Settings Summary
5. tsu
6. tco
7. th
8. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+-----------------+-----------------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-----------------+-----------------+------------+----------+--------------+
; Worst-case tsu ; N/A ; None ; 4.481 ns ; ledin[0] ; ledout[5]$latch ; -- ; ledin[1] ; 0 ;
; Worst-case tco ; N/A ; None ; 13.499 ns ; ledout[2]$latch ; ledout[2] ; ledin[2] ; -- ; 0 ;
; Worst-case th ; N/A ; None ; 4.360 ns ; ledin[3] ; ledout[0]$latch ; -- ; ledin[2] ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+-----------------+-----------------+------------+----------+--------------+
+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP1C3T144C8 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; ledin[1] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ledin[2] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; ledin[3] ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+----------+-----------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+----------+-----------------+----------+
; N/A ; None ; 4.481 ns ; ledin[0] ; ledout[5]$latch ; ledin[1] ;
; N/A ; None ; 4.223 ns ; ledin[0] ; ledout[5]$latch ; ledin[3] ;
; N/A ; None ; 4.208 ns ; ledin[0] ; ledout[5]$latch ; ledin[2] ;
; N/A ; None ; 3.529 ns ; ledin[2] ; ledout[5]$latch ; ledin[1] ;
; N/A ; None ; 3.396 ns ; ledin[0] ; ledout[6]$latch ; ledin[1] ;
; N/A ; None ; 3.349 ns ; ledin[1] ; ledout[5]$latch ; ledin[1] ;
; N/A ; None ; 3.271 ns ; ledin[2] ; ledout[5]$latch ; ledin[3] ;
; N/A ; None ; 3.256 ns ; ledin[2] ; ledout[5]$latch ; ledin[2] ;
; N/A ; None ; 3.138 ns ; ledin[0] ; ledout[6]$latch ; ledin[3] ;
; N/A ; None ; 3.123 ns ; ledin[0] ; ledout[6]$latch ; ledin[2] ;
; N/A ; None ; 3.091 ns ; ledin[1] ; ledout[5]$latch ; ledin[3] ;
; N/A ; None ; 3.090 ns ; ledin[0] ; ledout[4]$latch ; ledin[1] ;
; N/A ; None ; 3.076 ns ; ledin[1] ; ledout[5]$latch ; ledin[2] ;
; N/A ; None ; 2.970 ns ; ledin[0] ; ledout[2]$latch ; ledin[1] ;
; N/A ; None ; 2.908 ns ; ledin[0] ; ledout[3]$latch ; ledin[1] ;
; N/A ; None ; 2.832 ns ; ledin[0] ; ledout[4]$latch ; ledin[3] ;
; N/A ; None ; 2.817 ns ; ledin[0] ; ledout[4]$latch ; ledin[2] ;
; N/A ; None ; 2.712 ns ; ledin[0] ; ledout[2]$latch ; ledin[3] ;
; N/A ; None ; 2.697 ns ; ledin[0] ; ledout[2]$latch ; ledin[2] ;
; N/A ; None ; 2.650 ns ; ledin[0] ; ledout[3]$latch ; ledin[3] ;
; N/A ; None ; 2.635 ns ; ledin[0] ; ledout[3]$latch ; ledin[2] ;
; N/A ; None ; 2.458 ns ; ledin[2] ; ledout[6]$latch ; ledin[1] ;
; N/A ; None ; 2.453 ns ; ledin[0] ; ledout[1]$latch ; ledin[1] ;
; N/A ; None ; 2.275 ns ; ledin[1] ; ledout[6]$latch ; ledin[1] ;
; N/A ; None ; 2.200 ns ; ledin[2] ; ledout[6]$latch ; ledin[3] ;
; N/A ; None ; 2.195 ns ; ledin[0] ; ledout[1]$latch ; ledin[3] ;
; N/A ; None ; 2.185 ns ; ledin[2] ; ledout[6]$latch ; ledin[2] ;
; N/A ; None ; 2.180 ns ; ledin[0] ; ledout[1]$latch ; ledin[2] ;
; N/A ; None ; 2.150 ns ; ledin[2] ; ledout[4]$latch ; ledin[1] ;
; N/A ; None ; 2.106 ns ; ledin[0] ; ledout[0]$latch ; ledin[1] ;
; N/A ; None ; 2.017 ns ; ledin[1] ; ledout[6]$latch ; ledin[3] ;
; N/A ; None ; 2.002 ns ; ledin[1] ; ledout[6]$latch ; ledin[2] ;
; N/A ; None ; 1.968 ns ; ledin[1] ; ledout[4]$latch ; ledin[1] ;
; N/A ; None ; 1.960 ns ; ledin[2] ; ledout[3]$latch ; ledin[1] ;
; N/A ; None ; 1.892 ns ; ledin[2] ; ledout[4]$latch ; ledin[3] ;
; N/A ; None ; 1.877 ns ; ledin[2] ; ledout[4]$latch ; ledin[2] ;
; N/A ; None ; 1.854 ns ; ledin[1] ; ledout[2]$latch ; ledin[1] ;
; N/A ; None ; 1.848 ns ; ledin[0] ; ledout[0]$latch ; ledin[3] ;
; N/A ; None ; 1.833 ns ; ledin[0] ; ledout[0]$latch ; ledin[2] ;
; N/A ; None ; 1.776 ns ; ledin[1] ; ledout[3]$latch ; ledin[1] ;
; N/A ; None ; 1.756 ns ; ledin[2] ; ledout[2]$latch ; ledin[1] ;
; N/A ; None ; 1.710 ns ; ledin[1] ; ledout[4]$latch ; ledin[3] ;
; N/A ; None ; 1.702 ns ; ledin[2] ; ledout[3]$latch ; ledin[3] ;
; N/A ; None ; 1.695 ns ; ledin[1] ; ledout[4]$latch ; ledin[2] ;
; N/A ; None ; 1.687 ns ; ledin[2] ; ledout[3]$latch ; ledin[2] ;
; N/A ; None ; 1.596 ns ; ledin[1] ; ledout[2]$latch ; ledin[3] ;
; N/A ; None ; 1.581 ns ; ledin[1] ; ledout[2]$latch ; ledin[2] ;
; N/A ; None ; 1.518 ns ; ledin[1] ; ledout[3]$latch ; ledin[3] ;
; N/A ; None ; 1.503 ns ; ledin[1] ; ledout[3]$latch ; ledin[2] ;
; N/A ; None ; 1.498 ns ; ledin[2] ; ledout[2]$latch ; ledin[3] ;
; N/A ; None ; 1.483 ns ; ledin[2] ; ledout[2]$latch ; ledin[2] ;
; N/A ; None ; 1.339 ns ; ledin[1] ; ledout[1]$latch ; ledin[1] ;
; N/A ; None ; 1.241 ns ; ledin[2] ; ledout[1]$latch ; ledin[1] ;
; N/A ; None ; 1.176 ns ; ledin[2] ; ledout[0]$latch ; ledin[1] ;
; N/A ; None ; 1.081 ns ; ledin[1] ; ledout[1]$latch ; ledin[3] ;
; N/A ; None ; 1.066 ns ; ledin[1] ; ledout[1]$latch ; ledin[2] ;
; N/A ; None ; 0.990 ns ; ledin[1] ; ledout[0]$latch ; ledin[1] ;
; N/A ; None ; 0.983 ns ; ledin[2] ; ledout[1]$latch ; ledin[3] ;
; N/A ; None ; 0.968 ns ; ledin[2] ; ledout[1]$latch ; ledin[2] ;
; N/A ; None ; 0.918 ns ; ledin[2] ; ledout[0]$latch ; ledin[3] ;
; N/A ; None ; 0.903 ns ; ledin[2] ; ledout[0]$latch ; ledin[2] ;
; N/A ; None ; 0.732 ns ; ledin[1] ; ledout[0]$latch ; ledin[3] ;
; N/A ; None ; 0.717 ns ; ledin[1] ; ledout[0]$latch ; ledin[2] ;
; N/A ; None ; -0.749 ns ; ledin[3] ; ledout[5]$latch ; ledin[1] ;
; N/A ; None ; -1.007 ns ; ledin[3] ; ledout[5]$latch ; ledin[3] ;
; N/A ; None ; -1.022 ns ; ledin[3] ; ledout[5]$latch ; ledin[2] ;
; N/A ; None ; -1.835 ns ; ledin[3] ; ledout[6]$latch ; ledin[1] ;
; N/A ; None ; -2.093 ns ; ledin[3] ; ledout[6]$latch ; ledin[3] ;
; N/A ; None ; -2.108 ns ; ledin[3] ; ledout[6]$latch ; ledin[2] ;
; N/A ; None ; -2.141 ns ; ledin[3] ; ledout[4]$latch ; ledin[1] ;
; N/A ; None ; -2.322 ns ; ledin[3] ; ledout[3]$latch ; ledin[1] ;
; N/A ; None ; -2.399 ns ; ledin[3] ; ledout[4]$latch ; ledin[3] ;
; N/A ; None ; -2.414 ns ; ledin[3] ; ledout[4]$latch ; ledin[2] ;
; N/A ; None ; -2.580 ns ; ledin[3] ; ledout[3]$latch ; ledin[3] ;
; N/A ; None ; -2.595 ns ; ledin[3] ; ledout[3]$latch ; ledin[2] ;
; N/A ; None ; -3.126 ns ; ledin[3] ; ledout[0]$latch ; ledin[1] ;
; N/A ; None ; -3.384 ns ; ledin[3] ; ledout[0]$latch ; ledin[3] ;
; N/A ; None ; -3.399 ns ; ledin[3] ; ledout[0]$latch ; ledin[2] ;
+-------+--------------+------------+----------+-----------------+----------+
+------------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+-----------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+-----------------+-----------+------------+
; N/A ; None ; 13.499 ns ; ledout[2]$latch ; ledout[2] ; ledin[2] ;
; N/A ; None ; 13.484 ns ; ledout[2]$latch ; ledout[2] ; ledin[3] ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -