ym4_1.fit.rpt

7段数码是纯组合电路

+-----------+----------+---------------+---------------+-----------------------+-----+
; ledout[0] ; Output   ; --            ; --            ; --                    ; --  ;
; ledout[1] ; Output   ; --            ; --            ; --                    ; --  ;
; ledout[2] ; Output   ; --            ; --            ; --                    ; --  ;
; ledout[3] ; Output   ; --            ; --            ; --                    ; --  ;
; ledout[4] ; Output   ; --            ; --            ; --                    ; --  ;
; ledout[5] ; Output   ; --            ; --            ; --                    ; --  ;
; ledout[6] ; Output   ; --            ; --            ; --                    ; --  ;
; ledout[7] ; Output   ; --            ; --            ; --                    ; --  ;
; ledin[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; ledin[1]  ; Input    ; OFF           ; ON            ; --                    ; --  ;
; ledin[2]  ; Input    ; ON            ; OFF           ; --                    ; --  ;
; ledin[3]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; ledin[0]            ;                   ;         ;
;      - Mux0~9       ; 0                 ; ON      ;
;      - Mux1~38      ; 0                 ; ON      ;
;      - Mux2~18      ; 0                 ; ON      ;
;      - Mux3~9       ; 0                 ; ON      ;
;      - Mux4~9       ; 0                 ; ON      ;
;      - Mux5~9       ; 0                 ; ON      ;
;      - Mux6~8       ; 0                 ; ON      ;
; ledin[1]            ;                   ;         ;
;      - Mux0~9       ; 1                 ; ON      ;
;      - Mux7~14      ; 0                 ; OFF     ;
;      - Mux1~38      ; 1                 ; ON      ;
;      - Mux2~18      ; 1                 ; ON      ;
;      - Mux3~9       ; 1                 ; ON      ;
;      - Mux4~9       ; 1                 ; ON      ;
;      - Mux5~9       ; 1                 ; ON      ;
;      - Mux6~8       ; 1                 ; ON      ;
; ledin[2]            ;                   ;         ;
;      - Mux0~9       ; 0                 ; ON      ;
;      - Mux7~14      ; 1                 ; OFF     ;
;      - Mux1~38      ; 0                 ; ON      ;
;      - Mux2~18      ; 0                 ; ON      ;
;      - Mux3~9       ; 0                 ; ON      ;
;      - Mux4~9       ; 0                 ; ON      ;
;      - Mux5~9       ; 0                 ; ON      ;
;      - Mux6~8       ; 0                 ; ON      ;
; ledin[3]            ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------+
; Control Signals                                                                                    ;
+---------+--------------+---------+--------------+--------+----------------------+------------------+
; Name    ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+---------+--------------+---------+--------------+--------+----------------------+------------------+
; Mux7~14 ; LC_X5_Y10_N8 ; 7       ; Latch enable ; yes    ; Global Clock         ; GCLK3            ;
+---------+--------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------+
; Global & Other Fast Signals                                                ;
+---------+--------------+---------+----------------------+------------------+
; Name    ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------+--------------+---------+----------------------+------------------+
; Mux7~14 ; LC_X5_Y10_N8 ; 7       ; Global Clock         ; GCLK3            ;
+---------+--------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------+---------------+
; Name            ; Fan-Out       ;
+-----------------+---------------+
; ledin[2]        ; 8             ;
; ledin[1]        ; 8             ;
; ledin[0]        ; 7             ;
; ledin[3]        ; 6             ;
; ledout[6]$latch ; 2             ;
; ledout[5]$latch ; 2             ;
; ledout[4]$latch ; 2             ;
; ledout[3]$latch ; 2             ;
; ledout[2]$latch ; 2             ;
; ledout[1]$latch ; 2             ;
; ledout[0]$latch ; 2             ;
; Mux6~8          ; 1             ;
; Mux5~9          ; 1             ;
; Mux4~9          ; 1             ;
; Mux3~9          ; 1             ;
; Mux2~18         ; 1             ;
; Mux1~38         ; 1             ;
; Mux0~9          ; 1             ;
+-----------------+---------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 12 / 8,840 ( < 1 % )  ;
; Direct links               ; 1 / 11,506 ( < 1 % )  ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; LAB clocks                 ; 5 / 156 ( 3 % )       ;
; LUT chains                 ; 0 / 2,619 ( 0 % )     ;
; Local interconnects        ; 26 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 30 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 2.50) ; Number of LABs  (Total = 6) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 5                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 1                           ;
+--------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+