half_add1.v

来自「fpga功能实现有限字长响应FIR 用verilog编写」· Verilog 代码 · 共 6 行

module half_add1(a,b,sum,cout);
input a,b;
output sum,cout;
assign sum=a^b;
assign cout=a&b;
endmodule