project1.hier_info

FPGA DS18B20 测试温度 VHDL源码

|project1
CLK => TEMP_OUT2~reg0.CLK
CLK => TEMP_OUT1[0]~reg0.CLK
CLK => TEMP_OUT1[1]~reg0.CLK
CLK => TEMP_OUT1[2]~reg0.CLK
CLK => TEMP_OUT1[3]~reg0.CLK
CLK => TEMP_OUT1[4]~reg0.CLK
CLK => TEMP_OUT1[5]~reg0.CLK
CLK => TEMP_OUT1[6]~reg0.CLK
CLK => TEMP_OUT1[7]~reg0.CLK
CLK => TEMP_OUT0[0]~reg0.CLK
CLK => TEMP_OUT0[1]~reg0.CLK
CLK => TEMP_OUT0[2]~reg0.CLK
CLK => TEMP_OUT0[3]~reg0.CLK
CLK => SIGN0.CLK
CLK => T1[0].CLK
CLK => T1[1].CLK
CLK => T1[2].CLK
CLK => T1[3].CLK
CLK => T1[4].CLK
CLK => T1[5].CLK
CLK => T1[6].CLK
CLK => T1[7].CLK
CLK => T0[0].CLK
CLK => T0[1].CLK
CLK => T0[2].CLK
CLK => T0[3].CLK
CLK => DQ~reg0.CLK
CLK => DQ~en.CLK
CLK => num[0].CLK
CLK => num[1].CLK
CLK => num[2].CLK
CLK => num[3].CLK
CLK => num[4].CLK
CLK => num[5].CLK
CLK => num[6].CLK
CLK => num[7].CLK
CLK => num[8].CLK
CLK => num[9].CLK
CLK => num[10].CLK
CLK => num[11].CLK
CLK => num[12].CLK
CLK => num[13].CLK
CLK => count_int[0].CLK
CLK => count_int[1].CLK
CLK => count_int[2].CLK
CLK => count_int[3].CLK
CLK => count_int[4].CLK
CLK => count_int[5].CLK
CLK => count_int[6].CLK
CLK => count_int[7].CLK
CLK => fen[0].CLK
CLK => fen[1].CLK
CLK => fen[2].CLK
CLK => fen[3].CLK
CLK => fen[4].CLK
CLK => fen[5].CLK
DQ <= comb~131
TEMP_OUT0[0] <= TEMP_OUT0[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT0[1] <= TEMP_OUT0[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT0[2] <= TEMP_OUT0[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT0[3] <= TEMP_OUT0[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT1[0] <= TEMP_OUT1[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT1[1] <= TEMP_OUT1[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT1[2] <= TEMP_OUT1[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT1[3] <= TEMP_OUT1[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT1[4] <= TEMP_OUT1[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT1[5] <= TEMP_OUT1[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT1[6] <= TEMP_OUT1[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT1[7] <= TEMP_OUT1[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
TEMP_OUT2 <= TEMP_OUT2~reg0.DB_MAX_OUTPUT_PORT_TYPE