_primary.vhd

来自「用Verilog实现国内第一个商用密码算法SMS4的加密和解密。」· VHDL 代码 · 共 12 行

library verilog;
use verilog.vl_types.all;
entity bk_shift1 is
    generic(
        bwidth           : integer := 32
    );
    port(
        b1_out          : out    vl_logic_vector;
        b1_in           : in     vl_logic_vector
    );
end bk_shift1;