tlc5510.fit.rpt

altera Quartus II TLC晶片控制 可控制暫存器

+---------------------------+-------------------+---------+
; Source Pin / Fanout       ; Pad To Core Index ; Setting ;
+---------------------------+-------------------+---------+
; CLK                       ;                   ;         ;
;      - sta_G_CurrentState ; 0                 ; OFF     ;
; D[0]                      ;                   ;         ;
;      - DATA[0]~reg0       ; 1                 ; ON      ;
; D[1]                      ;                   ;         ;
;      - DATA[1]~reg0       ; 0                 ; ON      ;
; D[2]                      ;                   ;         ;
;      - DATA[2]~reg0       ; 0                 ; ON      ;
; D[3]                      ;                   ;         ;
;      - DATA[3]~reg0       ; 1                 ; ON      ;
; D[4]                      ;                   ;         ;
;      - DATA[4]~reg0       ; 1                 ; ON      ;
; D[5]                      ;                   ;         ;
;      - DATA[5]~reg0       ; 1                 ; ON      ;
; D[6]                      ;                   ;         ;
;      - DATA[6]~reg0       ; 0                 ; ON      ;
; D[7]                      ;                   ;         ;
;      - DATA[7]~reg0       ; 0                 ; ON      ;
+---------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                        ;
+--------------------+--------------+---------+-------+--------+----------------------+------------------+
; Name               ; Location     ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+--------------------+--------------+---------+-------+--------+----------------------+------------------+
; CLK                ; PIN_J1       ; 1       ; Clock ; no     ; --                   ; --               ;
; sta_G_CurrentState ; LC_X8_Y10_N6 ; 10      ; Clock ; yes    ; Global clock         ; GCLK3            ;
+--------------------+--------------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                           ;
+--------------------+--------------+---------+----------------------+------------------+
; Name               ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------+--------------+---------+----------------------+------------------+
; sta_G_CurrentState ; LC_X8_Y10_N6 ; 10      ; Global clock         ; GCLK3            ;
+--------------------+--------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; D[7]         ; 1                ;
; D[6]         ; 1                ;
; D[5]         ; 1                ;
; D[4]         ; 1                ;
; D[3]         ; 1                ;
; D[2]         ; 1                ;
; D[1]         ; 1                ;
; D[0]         ; 1                ;
; CLK          ; 1                ;
; DATA[7]~reg0 ; 1                ;
; DATA[6]~reg0 ; 1                ;
; DATA[5]~reg0 ; 1                ;
; DATA[4]~reg0 ; 1                ;
; DATA[3]~reg0 ; 1                ;
; DATA[2]~reg0 ; 1                ;
; DATA[1]~reg0 ; 1                ;
; DATA[0]~reg0 ; 1                ;
+--------------+------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 18 / 16,320 ( < 1 % ) ;
; Direct links               ; 2 / 21,944 ( < 1 % )  ;
; Global clocks              ; 1 / 8 ( 12 % )        ;
; LAB clocks                 ; 3 / 240 ( 1 % )       ;
; LUT chains                 ; 0 / 5,382 ( 0 % )     ;
; Local interconnects        ; 19 / 21,944 ( < 1 % ) ;
; M4K buffers                ; 0 / 720 ( 0 % )       ;
; R4s                        ; 2 / 14,640 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 1.00) ; Number of LABs  (Total = 9) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 9                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 0                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 0                           ;
+--------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 1.00) ; Number of LABs  (Total = 9) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 9                           ;
+------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 1.00) ; Number of LABs  (Total = 9) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 9                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 1.00) ; Number of LABs  (Total = 9) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 9                           ;
+-------------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Distinct Inputs                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 1.89) ; Number of LABs  (Total = 9) ;
+----------------------