📄 def.v
字号:
module DEF(D,Clr,Clk,Q);
input D,Clr,Clk;
output Q;
reg Q;
always@(Clr)
begin
if(!Clr)
assign Q=0;
else
deassign Q;
end
always @(negedge Clk)Q=D;
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -