add.v

实现简单十六位加法器及测试程序 的verilog代码

module add(A,B,Cin,Sum);
	input [15:0] A,B;
	input  Cin;
	output [15:0] Sum;
	assign {Cin,Sum}=A+B;
endmodule