mpeg2.fit.rpt

这是实现在4条E1接口上捆绑实现8M传输的逻辑源码

; 22    ; VCC_IO     ;              ;
; 23    ; VCC_INT    ;              ;
; 24    ; AIN7       ; TTL          ;
; 25    ; AIN1       ; TTL          ;
; 26    ; AIN6       ; TTL          ;
; 27    ; AIN2       ; TTL          ;
; 28    ; AIN5       ; TTL          ;
; 29    ; AIN3       ; TTL          ;
; 30    ; AIN4       ; TTL          ;
; 31    ; W_AFIFO    ; TTL          ;
; 32    ; GND_IO     ;              ;
; 33    ; GND_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; VCC_INT    ;              ;
; 36    ; CHANGE     ; TTL          ;
; 37    ; RELAY7     ; TTL          ;
; 38    ; RELAY6     ; TTL          ;
; 39    ; RELAY5     ; TTL          ;
; 40    ; RELAY4     ; TTL          ;
; 41    ; RELAY3     ; TTL          ;
; 42    ; VCC_IO     ;              ;
; 43    ; VCC_INT    ;              ;
; 44    ; RELAY2     ; TTL          ;
; 45    ; RELAY1     ; TTL          ;
; 46    ; RELAY0     ; TTL          ;
; 47    ; FIFO_E     ; TTL          ;
; 48    ; GND_IO     ;              ;
; 49    ; GND_INT    ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; END7       ; TTL          ;
; 54    ; END6       ; TTL          ;
; 55    ; END5       ; TTL          ;
; 56    ; END4       ; TTL          ;
; 57    ; END3       ; TTL          ;
; 58    ; END2       ; TTL          ;
; 59    ; GND_IO     ;              ;
; 60    ; END1       ; TTL          ;
; 61    ; END0       ; TTL          ;
; 62    ; ENSTEN     ; TTL          ;
; 63    ; DESTEN     ; TTL          ;
; 64    ; STREQ      ; TTL          ;
; 65    ; IIC_A2     ; TTL          ;
; 66    ; VCC_IO     ;              ;
; 67    ; IIC_A1     ; TTL          ;
; 68    ; IIC_A0     ; TTL          ;
; 69    ; OE5        ; TTL          ;
; 70    ; FD7        ; TTL          ;
; 71    ; FD6        ; TTL          ;
; 72    ; GND_IO     ;              ;
; 73    ; FD5        ; TTL          ;
; 74    ; FD4        ; TTL          ;
; 75    ; FD3        ; TTL          ;
; 76    ; VCC_INT    ;              ;
; 77    ; VCC_INT    ;              ;
; 78    ; UHW        ; TTL          ;
; 79    ; CK16M      ; TTL          ;
; 80    ; YUHW       ; TTL          ;
; 81    ; GND_INT    ;              ;
; 82    ; GND_INT    ;              ;
; 83    ; FD2        ; TTL          ;
; 84    ; VCC_IO     ;              ;
; 85    ; FD1        ; TTL          ;
; 86    ; FD0        ; TTL          ;
; 87    ; OE1        ; TTL          ;
; 88    ; VD4        ; TTL          ;
; 89    ; VD3        ; TTL          ;
; 90    ; VD5        ; TTL          ;
; 91    ; GND_IO     ;              ;
; 92    ; VD2        ; TTL          ;
; 93    ; VD6        ; TTL          ;
; 94    ; VD1        ; TTL          ;
; 95    ; VD7        ; TTL          ;
; 96    ; VD0        ; TTL          ;
; 97    ; MR1        ; TTL          ;
; 98    ; VCC_IO     ;              ;
; 99    ; W1         ; TTL          ;
; 100   ; R1         ; TTL          ;
; 101   ; OE2        ; TTL          ;
; 102   ; MR2        ; TTL          ;
; 103   ; R2         ; TTL          ;
; 104   ; W2         ; TTL          ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; VCC_INT    ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; OE3        ; TTL          ;
; 112   ; MR3        ; TTL          ;
; 113   ; R3         ; TTL          ;
; 114   ; W3         ; TTL          ;
; 115   ; OE4        ; TTL          ;
; 116   ; MR4        ; TTL          ;
; 117   ; VCC_INT    ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; R4         ; TTL          ;
; 120   ; W4         ; TTL          ;
; 121   ; RWR        ; TTL          ;
; 122   ; RD4        ; TTL          ;
; 123   ; GND_INT    ;              ;
; 124   ; GND_IO     ;              ;
; 125   ; RD3        ; TTL          ;
; 126   ; TWR        ; TTL          ;
; 127   ; RD5        ; TTL          ;
; 128   ; RD2        ; TTL          ;
; 129   ; GND_INT    ;              ;
; 130   ; GND_IO     ;              ;
; 131   ; RD6        ; TTL          ;
; 132   ; RD1        ; TTL          ;
; 133   ; RD7        ; TTL          ;
; 134   ; RD0        ; TTL          ;
; 135   ; TEF        ; TTL          ;
; 136   ; TD0        ; TTL          ;
; 137   ; VCC_INT    ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; TD7        ; TTL          ;
; 140   ; TD1        ; TTL          ;
; 141   ; TD6        ; TTL          ;
; 142   ; TD2        ; TTL          ;
; 143   ; TD5        ; TTL          ;
; 144   ; TD3        ; TTL          ;
; 145   ; VCC_INT    ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; TD4        ; TTL          ;
; 148   ; RD_DFIFO   ; TTL          ;
; 149   ; FIFO_OE    ; TTL          ;
; 150   ; RRD        ; TTL          ;
; 151   ; GND_INT    ;              ;
; 152   ; GND_IO     ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; RSTH       ; TTL          ;
; 158   ; INTS       ; TTL          ;
; 159   ; RCLK       ; TTL          ;
; 160   ; CK4M       ; TTL          ;
; 161   ; CK2M       ; TTL          ;
; 162   ; FP8STB     ; TTL          ;
; 163   ; FR8        ; TTL          ;
; 164   ; DHW        ; TTL          ;
; 165   ; VCC_IO     ;              ;
; 166   ; CS6388/    ; TTL          ;
; 167   ; A11        ; TTL          ;
; 168   ; A10        ; TTL          ;
; 169   ; A13        ; TTL          ;
; 170   ; A14        ; TTL          ;
; 171   ; GND_IO     ;              ;
; 172   ; A12        ; TTL          ;
; 173   ; A15        ; TTL          ;
; 174   ; D2         ; TTL          ;
; 175   ; D1         ; TTL          ;
; 176   ; D0         ; TTL          ;