auto_det_ch.v

来自「这是实现在4条E1接口上捆绑实现8M传输的逻辑源码」· Verilog 代码 · 共 58 行

module	auto_det_ch(
						VD			,
						VO_CLK		,
						VD_FLAG		,
						);
 	input[7:0]		VD			;
 	input			VO_CLK		;

  	output			VD_FLAG		;
	reg[11:0]		COUNT		;
	reg             VD_FLAG		;
	reg             FLAG1		;
	reg             FLAG2		;
	reg             FLAG3		;
  always@( negedge VO_CLK )
        begin
										if( VD[7:0]=='h00 )
                                  			begin
                                            FLAG1 <= 1'b1;
                                        	end
										else
                                  			begin
                                            FLAG1 <= 1'b0;

                                        	end

										if( (VD[7:0]=='h00)&&FLAG1 )
                                  			begin
                                            FLAG2 <= 1'b1;

                                        	end
										else
                                  			begin
                                            FLAG2 <= 1'b0;

                                        	end
										if( (VD[7:0]=='h01)&&FLAG2 )
                                  			begin
                                            FLAG3 <= 1'b1;
                                        	end
										else
                                  			begin
                                            FLAG3 <= 1'b0;
                                        	end
										if( (VD[7:0]=='hBA)&&FLAG3 )
                                  			begin
											VD_FLAG <= 1'b0;

                                        	end
										else
                                  			begin
											VD_FLAG <= 1'b1;

                                        	end
			end
endmodule