📄 tennis.fit.rpt
字号:
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Active Serial ;
; Reserve all unused pins ; As output driving ground ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/EDA_SOPC6_12/Chpt10/EXPT10_2_TENNIS/TENNIS.fit.eqn.
+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/EDA_SOPC6_12/Chpt10/EXPT10_2_TENNIS/TENNIS.pin.
+-------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+----------------------+
; Resource ; Usage ;
+--------------------------------+----------------------+
; Logic cells ; 43 / 5,980 ( < 1 % ) ;
; Registers ; 32 / 6,523 ( < 1 % ) ;
; Total LABs ; 8 / 598 ( 1 % ) ;
; Logic elements in carry chains ; 16 ;
; User inserted logic cells ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 31 / 185 ( 16 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 8 ;
; M4Ks ; 0 / 20 ( 0 % ) ;
; Total memory bits ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits ; 0 / 92,160 ( 0 % ) ;
; Global clocks ; 8 / 8 ( 100 % ) ;
; Maximum fan-out node ; clr ;
; Maximum fan-out ; 21 ;
; Total fan-out ; 218 ;
; Average fan-out ; 2.87 ;
+--------------------------------+----------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; bain ; 240 ; 2 ; 2 ; 21 ; 2 ; 5 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; bbin ; 233 ; 2 ; 6 ; 21 ; 1 ; 5 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; clk ; 153 ; 3 ; 35 ; 12 ; 1 ; 11 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; clr ; 239 ; 2 ; 2 ; 21 ; 1 ; 21 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; souclk ; 152 ; 3 ; 35 ; 12 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; ballout[0] ; 12 ; 1 ; 0 ; 17 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; ballout[1] ; 8 ; 1 ; 0 ; 18 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; ballout[2] ; 7 ; 1 ; 0 ; 18 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; ballout[3] ; 6 ; 1 ; 0 ; 18 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; ballout[4] ; 4 ; 1 ; 0 ; 19 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; ballout[5] ; 3 ; 1 ; 0 ; 19 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; ballout[6] ; 2 ; 1 ; 0 ; 20 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; ballout[7] ; 1 ; 1 ; 0 ; 20 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countah[0] ; 21 ; 1 ; 0 ; 14 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countah[1] ; 41 ; 1 ; 0 ; 7 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countah[2] ; 128 ; 3 ; 35 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countah[3] ; 132 ; 3 ; 35 ; 4 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countal[0] ; 17 ; 1 ; 0 ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countal[1] ; 18 ; 1 ; 0 ; 15 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countal[2] ; 19 ; 1 ; 0 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countal[3] ; 20 ; 1 ; 0 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countbh[0] ; 161 ; 3 ; 35 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countbh[1] ; 162 ; 3 ; 35 ; 15 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countbh[2] ; 163 ; 3 ; 35 ; 15 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countbh[3] ; 164 ; 3 ; 35 ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countbl[0] ; 141 ; 3 ; 35 ; 8 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countbl[1] ; 158 ; 3 ; 35 ; 13 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countbl[2] ; 159 ; 3 ; 35 ; 13 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; countbl[3] ; 160 ; 3 ; 35 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; lamp ; 168 ; 3 ; 35 ; 17 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; speaker ; 174 ; 3 ; 35 ; 18 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 16 / 44 ( 36 % ) ; 3.3V ; -- ;
; 2 ; 3 / 48 ( 6 % ) ; 3.3V ; -- ;
; 3 ; 14 / 45 ( 31 % ) ; 3.3V ; -- ;
; 4 ; 0 / 48 ( 0 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; ballout[7] ; output ; LVTTL ; ; Row I/O ; Y ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -