sparc.c

vhdl的arm核 包含testbench

  switch (((insn>>23)&0x1)) { 
  case 0x1:
  {
   {
   switch (((insn>>22)&0x1)) { 
   case 0x1:
   {return init_insn_cbra(insn,s);
   };break;
   case 0x0:
   {return init_insn_fbra(insn,s);
   };break;
   }}
  };break;
  case 0x0:
  {
   {
   switch (((insn>>22)&0x1)) { 
   case 0x0:
   {
    {
    switch (((insn>>25)&0x1f)) { 
    case 0x0:
    {return init_insn_nop(insn,s);
    };break;
    }}
    /*default:*/ return init_insn_sethi(insn,s);
   };break;
   }}
  };break;
  }}
 };break;
 }}
};break;
case 0x1:
{
 {
 switch (((insn>>24)&0x1)) { 
 case 0x1:
 {
  {
  switch (((insn>>23)&0x1)) { 
  case 0x0:
  {
   {
   switch (((insn>>22)&0x1)) { 
   case 0x1:
   {
    {
    switch (((insn>>21)&0x1)) { 
    case 0x0:
    {
     {
     switch (((insn>>20)&0x1)) { 
     case 0x0:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x0:
      {
       {
       switch (((insn>>25)&0x1f)) { 
       case 0x0:
       {
        {
        switch (((insn>>13)&0x3f)) { 
        case 0x1e:
        {return init_insn_stbar(insn,s);
        };break;
        }}
       };break;
       }}
       /*default:*/ return init_insn_rd(insn,s);
      };break;
      case 0x1:
      {return init_insn_rdp(insn,s);
      };break;
      }}
     };break;
     case 0x1:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x1:
      {return init_insn_rdt(insn,s);
      };break;
      case 0x0:
      {return init_insn_rdw(insn,s);
      };break;
      }}
     };break;
     }}
    };break;
    }}
   };break;
   case 0x0:
   {
    {
    switch (((insn>>21)&0x1)) { 
    case 0x0:
    {
     {
     switch (((insn>>20)&0x1)) { 
     case 0x1:
     {return init_insn_tsaddtv(insn,s);
     };break;
     case 0x0:
     {return init_insn_tsadd(insn,s);
     };break;
     }}
    };break;
    case 0x1:
    {
     {
     switch (((insn>>20)&0x1)) { 
     case 0x1:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x1:
      {return init_insn_sra(insn,s);
      };break;
      case 0x0:
      {return init_insn_srl(insn,s);
      };break;
      }}
     };break;
     case 0x0:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x1:
      {return init_insn_sll(insn,s);
      };break;
      }}
     };break;
     }}
    };break;
    }}
   };break;
   }}
  };break;
  case 0x1:
  {
   {
   switch (((insn>>22)&0x1)) { 
   case 0x0:
   {
    {
    switch (((insn>>21)&0x1)) { 
    case 0x0:
    {
     {
     switch (((insn>>20)&0x1)) { 
     case 0x1:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x1:
      {return init_insn_wdt(insn,s);
      };break;
      case 0x0:
      {return init_insn_wdw(insn,s);
      };break;
      }}
     };break;
     case 0x0:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x1:
      {return init_insn_wdp(insn,s);
      };break;
      case 0x0:
      {return init_insn_wd(insn,s);
      };break;
      }}
     };break;
     }}
    };break;
    }}
   };break;
   case 0x1:
   {
    {
    switch (((insn>>21)&0x1)) { 
    case 0x0:
    {
     {
     switch (((insn>>20)&0x1)) { 
     case 0x1:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x0:
      {return init_insn_trap(insn,s);
      };break;
      }}
     };break;
     case 0x0:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x1:
      {return init_insn_ret(insn,s);
      };break;
      case 0x0:
      {return init_insn_jml(insn,s);
      };break;
      }}
     };break;
     }}
    };break;
    case 0x1:
    {
     {
     switch (((insn>>20)&0x1)) { 
     case 0x0:
     {
      {
      switch (((insn>>19)&0x1)) { 
      case 0x1:
      {return init_insn_rest(insn,s);
      };break;
      case 0x0:
      {return init_insn_sv(insn,s);
      };break;
      }}
     };break;
     }}
    };break;
    }}
   };break;
   }}
  };break;
  }}
 };break;
 case 0x0:
 {
  {
  switch (((insn>>20)&0x1)) { 
  case 0x1:
  {
   {
   switch (((insn>>22)&0x1)) { 
   case 0x1:
   {
    {
    switch (((insn>>21)&0x1)) { 
    case 0x1:
    {return init_insn_divscc(insn,s);
    };break;
    case 0x0:
    {return init_insn_mulscc(insn,s);
    };break;
    }}
   };break;
   case 0x0:
   {
    {
    switch (((insn>>19)&0x1)) { 
    case 0x1:
    {return init_insn_xor(insn,s);
    };break;
    case 0x0:
    {return init_insn_or(insn,s);
    };break;
    }}
   };break;
   }}
  };break;
  case 0x0:
  {
   {
   switch (((insn>>19)&0x1)) { 
   case 0x0:
   {return init_insn_sadd(insn,s);
   };break;
   case 0x1:
   {
    {
    switch (((insn>>22)&0x1)) { 
    case 0x0:
    {return init_insn_and(insn,s);
    };break;
    }}
   };break;
   }}
  };break;
  }}
 };break;
 }}
};break;
case 0x2:
{return init_insn_jmp(insn,s);
};break;
case 0x3:
{
 {
 switch (((insn>>24)&0x1)) { 
 case 0x0:
 {
  {
  switch (((insn>>22)&0x1)) { 
  case 0x1:
  {
   {
   switch (((insn>>21)&0x1)) { 
   case 0x1:
   {
    {
    switch (((insn>>20)&0x1)) { 
    case 0x1:
    {
     {
     switch (((insn>>19)&0x1)) { 
     case 0x1:
     {return init_insn_swp(insn,s);
     };break;
     }}
    };break;
    case 0x0:
    {
     {
     switch (((insn>>19)&0x1)) { 
     case 0x1:
     {return init_insn_ldstb(insn,s);
     };break;
     }}
    };break;
    }}
   };break;
   case 0x0:
   {
    {
    switch (((insn>>20)&0x1)) { 
    case 0x1:
    {
     {
     switch (((insn>>19)&0x1)) { 
     case 0x0:
     {return init_insn_ldsh(insn,s);
     };break;
     }}
    };break;
    case 0x0:
    {
     {
     switch (((insn>>19)&0x1)) { 
     case 0x1:
     {return init_insn_ldsb(insn,s);
     };break;
     }}
    };break;
    }}
   };break;
   }}
  };break;
  case 0x0:
  {
   {
   switch (((insn>>20)&0x1)) { 
   case 0x1:
   {
    {
    switch (((insn>>19)&0x1)) { 
    case 0x1:
    {return init_insn_ldst_d(insn,s);
    };break;
    case 0x0:
    {return init_insn_ldst_uh(insn,s);
    };break;
    }}
   };break;
   case 0x0:
   {
    {
    switch (((insn>>19)&0x1)) { 
    case 0x0:
    {return init_insn_ldst(insn,s);
    };break;
    case 0x1:
    {return init_insn_ldst_ub(insn,s);
    };break;
    }}
   };break;
   }}
  };break;
  }}
 };break;
 case 0x1:
 {
  {
  switch (((insn>>23)&0x1)) { 
  case 0x1:
  {
   {
   switch (((insn>>22)&0x1)) { 
   case 0x0:
   {
    {
    switch (((insn>>20)&0x1)) { 
    case 0x1:
    {
     {
     switch (((insn>>19)&0x1)) { 
     case 0x1:
     {
      {
      switch (((insn>>21)&0x1)) { 
      case 0x1:
      {return init_insn_stdcq(insn,s);
      };break;
      }}
      /*default:*/ return init_insn_ldst_dc(insn,s);
     };break;
     }}
    };break;
    case 0x0:
    {
     {
     switch (((insn>>19)&0x1)) { 
     case 0x1:
     {return init_insn_ldst_csr(insn,s);
     };break;
     case 0x0:
     {return init_insn_ldst_c(insn,s);
     };break;
     }}
    };break;
    }}
   };break;
   }}
  };break;
  case 0x0:
  {
   {
   switch (((insn>>22)&0x1)) { 
   case 0x0:
   {
    {
    switch (((insn>>20)&0x1)) { 
    case 0x1:
    {
     {
     switch (((insn>>19)&0x1)) { 
     case 0x0:
     {
      {
      switch (((insn>>21)&0x1)) { 
      case 0x1:
      {return init_insn_stdfq(insn,s);
      };break;
      }}
     };break;
     case 0x1:
     {return init_insn_ldst_df(insn,s);
     };break;
     }}
    };break;
    case 0x0:
    {
     {
     switch (((insn>>19)&0x1)) { 
     case 0x1:
     {return init_insn_ldst_fsr(insn,s);
     };break;
     case 0x0:
     {return init_insn_ldst_f(insn,s);
     };break;
     }}
    };break;
    }}
   };break;
   }}
  };break;
  }}
 };break;
 }}
};break;
}}

return 0;
};