7064.fit.rpt

来自「CPLD的例子程序2,EPM7064芯片,PC104扩展卡上应用」· RPT 代码 · 共 561 行 · 第 1/5 页

+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL          ; -          ; 1                    ; 0                 ; 0                 ; 1     ;
+--------------+------------+----------------------+-------------------+-------------------+-------+


+----------------------------------------------------------------------+
; Dedicated Inputs I/O                                                 ;
+--------+-------+-------+-------+--------------+------------+---------+
; Name   ; Pin # ; Type  ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+--------+-------+-------+-------+--------------+------------+---------+
; CLK_IN ; 87    ; Input ; --    ; TTL          ; -          ; 0 mA    ;
+--------+-------+-------+-------+--------------+------------+---------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+


+---------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                             ;
+------------------------------------+------------+------+------------------------------------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                      ;
+------------------------------------+------------+------+------------------------------------------+
; |cpld_7064                         ; 107        ; 64   ; |cpld_7064                               ;
;    |lpm_counter:clkcounter1_rtl_0| ; 19         ; 0    ; |cpld_7064|lpm_counter:clkcounter1_rtl_0 ;
;    |lpm_counter:clkcounter2_rtl_1| ; 19         ; 0    ; |cpld_7064|lpm_counter:clkcounter2_rtl_1 ;
+------------------------------------+------------+------+------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Control Signals                                                                                ;
+---------+----------+---------+--------------+--------+----------------------+------------------+
; Name    ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+---------+----------+---------+--------------+--------+----------------------+------------------+
; A[1]    ; PIN_32   ; 36      ; Clock enable ; no     ; --                   ; --               ;
; A[2]    ; PIN_33   ; 43      ; Clock enable ; no     ; --                   ; --               ;
; A[3]    ; PIN_35   ; 43      ; Clock enable ; no     ; --                   ; --               ;
; A[4]    ; PIN_36   ; 43      ; Clock enable ; no     ; --                   ; --               ;
; A[5]    ; PIN_37   ; 43      ; Clock enable ; no     ; --                   ; --               ;
; CARL[0] ; PIN_13   ; 1       ; Preset       ; no     ; --                   ; --               ;
; CARL[1] ; PIN_12   ; 1       ; Preset       ; no     ; --                   ; --               ;
; CLK_IN  ; PIN_87   ; 36      ; Clock        ; yes    ; On                   ; --               ;
; CRST    ; PIN_46   ; 24      ; Preset       ; no     ; --                   ; --               ;
; CS      ; PIN_2    ; 23      ; Clock enable ; no     ; --                   ; --               ;
; WR      ; PIN_29   ; 34      ; Clock enable ; no     ; --                   ; --               ;
+---------+----------+---------+--------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------+
; Global & Other Fast Signals                                           ;
+--------+----------+---------+----------------------+------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+----------------------+------------------+
; CLK_IN ; PIN_87   ; 36      ; On                   ; --               ;
+--------+----------+---------+----------------------+------------------+


+-----------------------------------------------------+
; Non-Global High Fan-Out Signals                     ;
+-------------------------------------------+---------+
; Name                                      ; Fan-Out ;
+-------------------------------------------+---------+
; A[2]                                      ; 43      ;
; A[3]                                      ; 43      ;
; A[4]                                      ; 43      ;
; A[5]                                      ; 43      ;
; A[1]                                      ; 36      ;
; WR                                        ; 34      ;
; lpm_counter:clkcounter1_rtl_0|dffs[0]     ; 29      ;
; lpm_counter:clkcounter2_rtl_1|dffs[0]     ; 28      ;
; lpm_counter:clkcounter1_rtl_0|dffs[1]     ; 27      ;
; lpm_counter:clkcounter1_rtl_0|dffs[3]     ; 26      ;
; lpm_counter:clkcounter2_rtl_1|dffs[1]     ; 26      ;
; lpm_counter:clkcounter2_rtl_1|dffs[2]     ; 25      ;
; lpm_counter:clkcounter1_rtl_0|dffs[2]     ; 25      ;
; CRST                                      ; 24      ;
; lpm_counter:clkcounter2_rtl_1|dffs[3]     ; 24      ;
; CS                                        ; 23      ;
; CS429                                     ; 20      ;
; lpm_counter:clkcounter2_rtl_1|dffs[4]     ; 18      ;
; lpm_counter:clkcounter1_rtl_0|dffs[4]     ; 18      ;
; div1[3]                                   ; 16      ;
; div2[2]                                   ; 15      ;
; div2[3]                                   ; 15      ;
; div1[2]                                   ; 14      ;
; div2[0]                                   ; 13      ;
; div2[1]                                   ; 13      ;
; div1[0]                                   ; 13      ;
; div1[1]                                   ; 13      ;
; lpm_counter:clkcounter2_rtl_1|dffs[5]     ; 12      ;
; lpm_counter:clkcounter1_rtl_0|dffs[5]     ; 12      ;
; div2[4]                                   ; 12      ;
; div1[4]                                   ; 12      ;
; div1[5]                                   ; 11      ;
; div2[5]                                   ; 11      ;
; INT_REG_RD~16                             ; 10      ;
; OE                                        ; 9       ;
; D[0]~10                                   ; 3       ;
; D[1]~9                                    ; 3       ;
; D[2]~8                                    ; 3       ;
; D[3]~7                                    ; 3       ;
; D[4]~6                                    ; 3       ;
; D[5]~5                                    ; 3       ;
; lpm_counter:clkcounter2_rtl_1|dffs[4]~161 ; 3       ;
; RDY[0]                                    ; 2       ;
; RDY[1]                                    ; 2       ;