cpld_lctl.fit.rpt

CPLD的例子程序1,EPM7128芯片,ISA总线

; 124      ; 157        ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 125      ; 158        ; --       ; GND+           ;        ;              ;         ;                 ;
; 126      ; 159        ; --       ; GND+           ;        ;              ;         ;                 ;
; 127      ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 128      ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 129      ; 167        ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 130      ; 2          ; --       ; VCCINT         ; power  ;              ; 3.3V    ;                 ;
; 131      ; 3          ; --       ; DK_OUT[6]      ; output ; LVTTL        ;         ; N               ;
; 132      ; 4          ; --       ; CS_COM[2]      ; output ; LVTTL        ;         ; N               ;
; 133      ; 5          ; --       ; CS_COM[6]      ; output ; LVTTL        ;         ; N               ;
; 134      ; 6          ; --       ; CS_COM[7]      ; output ; LVTTL        ;         ; N               ;
; 135      ; 7          ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 136      ; 8          ; --       ; CS_COM[1]      ; output ; LVTTL        ;         ; N               ;
; 137      ; 9          ; --       ; CS_COM[3]      ; output ; LVTTL        ;         ; N               ;
; 138      ; 10         ; --       ; CS_COM[4]      ; output ; LVTTL        ;         ; N               ;
; 139      ; 11         ; --       ; CS_COM[5]      ; output ; LVTTL        ;         ; N               ;
; 140      ; 12         ; --       ; DK_OUT[7]      ; output ; LVTTL        ;         ; N               ;
; 141      ; 17         ; --       ; CS_COM[0]      ; output ; LVTTL        ;         ; N               ;
; 142      ; 18         ; --       ; DK_OUT[5]      ; output ; LVTTL        ;         ; N               ;
; 143      ; 19         ; --       ; DK_OUT[4]      ; output ; LVTTL        ;         ; N               ;
; 144      ; 27         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; 3.3-V PCI    ; 10 pF ; 25 Ohm (Parallel)      ;
; 2.5 V        ; 10 pF ; Not Available          ;
+--------------+-------+------------------------+


+---------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                 ;
+------------------------------+------------+------+------------------------------------+
; Compilation Hierarchy Node   ; Macrocells ; Pins ; Full Hierarchy Name                ;
+------------------------------+------------+------+------------------------------------+
; |CPLD_LCTL                   ; 77         ; 79   ; |CPLD_LCTL                         ;
;    |lpm_latch:MD1_latch|     ; 8          ; 0    ; |CPLD_LCTL|lpm_latch:MD1_latch     ;
;    |lpm_latch:MD2_latch|     ; 8          ; 0    ; |CPLD_LCTL|lpm_latch:MD2_latch     ;
;    |lpm_latch:MD3_latch|     ; 8          ; 0    ; |CPLD_LCTL|lpm_latch:MD3_latch     ;
;    |lpm_latch:MD4_latch|     ; 8          ; 0    ; |CPLD_LCTL|lpm_latch:MD4_latch     ;
;    |lpm_latch:MD5_latch|     ; 8          ; 0    ; |CPLD_LCTL|lpm_latch:MD5_latch     ;
;    |lpm_latch:lpm_latch_DKO| ; 8          ; 0    ; |CPLD_LCTL|lpm_latch:lpm_latch_DKO ;
+------------------------------+------------+------+------------------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------------+---------------+
; Name            ; Fan-Out       ;
+-----------------+---------------+
; AEN             ; 69            ;
; A[4]            ; 69            ;
; A[5]            ; 69            ;
; A[6]            ; 69            ;
; A[7]            ; 69            ;
; A[8]            ; 69            ;
; A[9]            ; 69            ;
; A[10]           ; 69            ;
; A[11]           ; 69            ;
; A[0]            ; 61            ;
; A[1]            ; 61            ;
; A[2]            ; 61            ;
; IOR             ; 53            ;
; RST             ; 48            ;
; MA[0]           ; 40            ;
; MA[1]           ; 40            ;
; MA[2]           ; 40            ;
; MA[3]           ; 40            ;
; MWR             ; 40            ;
; MCS             ; 40            ;
; A[3]            ; 31            ;
; IOW             ; 8             ;
; D~11279         ; 8             ;
; MD[0]           ; 5             ;
; MD[1]           ; 5             ;
; MD[2]           ; 5             ;
; MD[3]           ; 5             ;
; MD[4]           ; 5             ;
; MD[5]           ; 5             ;
; MD[6]           ; 5             ;
; MD[7]           ; 5             ;
; D~11357         ; 4             ;
; D~11356         ; 4             ;
; D~11355         ; 4             ;
; D~11354         ; 4             ;
; RD_ISREG~28     ; 4             ;
; D~11263sexp     ; 4             ;
; D~11261sexp     ; 4             ;
; D~11259sexp     ; 4             ;
; D~11257sexp     ; 4             ;
; RD_ISREG~25sexp ; 4             ;
; D~11368         ; 2             ;
; D~11365         ; 2             ;
; D~11364         ; 2             ;
; D~11363         ; 2             ;
; D~11362         ; 2             ;
; RD_ISREG~30     ; 2             ;
; D~11361         ; 2             ;
; D~11360         ; 2             ;
; D~11359         ; 2             ;
+-----------------+---------------+


+-------------------------------------------------+
; Interconnect Usage Summary                      ;
+----------------------------+--------------------+
; Interconnect Resource Type ; Usage              ;
+----------------------------+--------------------+
; Output enables             ; 1 / 6 ( 16 % )     ;
; PIA buffers                ; 192 / 288 ( 66 % ) ;
; PIAs                       ; 256 / 288 ( 88 % ) ;
+----------------------------+--------------------+


+-----------------------------------------------------------------------------+
; LAB External Interconnect                                                   ;