📄 uart.tan.rpt
字号:
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|PRESENT_STATE.x_idle ; TRANSMIT:U1|LEN[0] ; CLK ; CLK ; None ; None ; 3.040 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|PRESENT_STATE.x_idle ; TRANSMIT:U1|LEN[3] ; CLK ; CLK ; None ; None ; 3.040 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[0] ; TRANSMIT:U1|PRESENT_STATE.x_1 ; CLK ; CLK ; None ; None ; 3.032 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[0] ; TRANSMIT:U1|TEMP[1] ; CLK ; CLK ; None ; None ; 3.025 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[0] ; TRANSMIT:U1|PRESENT_STATE.x_idle ; CLK ; CLK ; None ; None ; 3.020 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[1] ; fenpin:U3|CLK_REG3 ; CLK ; CLK ; None ; None ; 2.982 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[8] ; fenpin:U3|COUNTER3[10] ; CLK ; CLK ; None ; None ; 2.993 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[1] ; TRANSMIT:U1|PRESENT_STATE.x_wait ; CLK ; CLK ; None ; None ; 2.980 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[1] ; TRANSMIT:U1|PRESENT_STATE.x_start ; CLK ; CLK ; None ; None ; 2.979 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|LEN[0] ; TRANSMIT:U1|PRESENT_STATE.x_0 ; CLK ; CLK ; None ; None ; 2.974 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[3] ; BEGINS:U0|VOUT ; CLK ; CLK ; None ; None ; 2.970 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[2] ; BEGINS:U0|TEMP[1] ; CLK ; CLK ; None ; None ; 2.947 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[2] ; BEGINS:U0|TEMP[0] ; CLK ; CLK ; None ; None ; 2.947 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[2] ; BEGINS:U0|TEMP[2] ; CLK ; CLK ; None ; None ; 2.947 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[2] ; BEGINS:U0|TEMP[3] ; CLK ; CLK ; None ; None ; 2.947 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[2] ; TRANSMIT:U1|PRESENT_STATE.x_4 ; CLK ; CLK ; None ; None ; 2.945 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[2] ; TRANSMIT:U1|PRESENT_STATE.x_3 ; CLK ; CLK ; None ; None ; 2.945 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[2] ; TRANSMIT:U1|PRESENT_STATE.x_2 ; CLK ; CLK ; None ; None ; 2.945 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[2] ; fenpin:U3|COUNTER3[9] ; CLK ; CLK ; None ; None ; 2.909 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|VOUT ; TRANSMIT:U1|LEN[2] ; CLK ; CLK ; None ; None ; 2.934 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|VOUT ; TRANSMIT:U1|LEN[1] ; CLK ; CLK ; None ; None ; 2.934 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|VOUT ; TRANSMIT:U1|LEN[0] ; CLK ; CLK ; None ; None ; 2.934 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|VOUT ; TRANSMIT:U1|LEN[3] ; CLK ; CLK ; None ; None ; 2.934 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[5] ; fenpin:U3|COUNTER3[8] ; CLK ; CLK ; None ; None ; 2.916 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[6] ; fenpin:U3|COUNTER3[7] ; CLK ; CLK ; None ; None ; 2.881 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[4] ; fenpin:U3|COUNTER3[9] ; CLK ; CLK ; None ; None ; 2.875 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[0] ; fenpin:U3|COUNTER3[1] ; CLK ; CLK ; None ; None ; 2.896 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[1] ; BEGINS:U0|PRESENT_STATE.state1 ; CLK ; CLK ; None ; None ; 2.895 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|PRESENT_STATE.x_2 ; TRANSMIT:U1|TXD ; CLK ; CLK ; None ; None ; 2.893 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[0] ; fenpin:U3|COUNTER3[7] ; CLK ; CLK ; None ; None ; 2.859 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[0] ; fenpin:U3|COUNTER3[10] ; CLK ; CLK ; None ; None ; 2.856 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[1] ; TRANSMIT:U1|PRESENT_STATE.x_0 ; CLK ; CLK ; None ; None ; 2.880 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[1] ; BEGINS:U0|PRESENT_STATE.state2 ; CLK ; CLK ; None ; None ; 2.859 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[3] ; fenpin:U3|COUNTER3[9] ; CLK ; CLK ; None ; None ; 2.830 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[1] ; BEGINS:U0|PRESENT_STATE.state3 ; CLK ; CLK ; None ; None ; 2.858 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[1] ; fenpin:U3|COUNTER3[3] ; CLK ; CLK ; None ; None ; 2.856 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; BEGINS:U0|TEMP[2] ; BEGINS:U0|VOUT ; CLK ; CLK ; None ; None ; 2.855 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[1] ; fenpin:U3|COUNTER3[1] ; CLK ; CLK ; None ; None ; 2.855 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[2] ; fenpin:U3|CLK_REG3 ; CLK ; CLK ; None ; None ; 2.815 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[5] ; fenpin:U3|COUNTER3[10] ; CLK ; CLK ; None ; None ; 2.843 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[2] ; fenpin:U3|COUNTER3[8] ; CLK ; CLK ; None ; None ; 2.797 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[2] ; fenpin:U3|COUNTER3[5] ; CLK ; CLK ; None ; None ; 2.794 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[1] ; fenpin:U3|COUNTER3[7] ; CLK ; CLK ; None ; None ; 2.789 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[1] ; fenpin:U3|COUNTER3[10] ; CLK ; CLK ; None ; None ; 2.786 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[3] ; TRANSMIT:U1|PRESENT_STATE.x_wait ; CLK ; CLK ; None ; None ; 2.809 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; fenpin:U3|COUNTER3[0] ; fenpin:U3|COUNTER3[3] ; CLK ; CLK ; None ; None ; 2.809 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; TRANSMIT:U1|TEMP[3] ; TRANSMIT:U1|PRESENT_STATE.x_start ; CLK ; CLK ; None ; None ; 2.808 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+-----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+---------------------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+-------+--------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+-------+--------------------------------+----------+
; N/A ; None ; 1.747 ns ; START ; BEGINS:U0|TEMP[1] ; CLK ;
; N/A ; None ; 1.747 ns ; START ; BEGINS:U0|TEMP[0] ; CLK ;
; N/A ; None ; 1.747 ns ; START ; BEGINS:U0|TEMP[2] ; CLK ;
; N/A ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -