uart.tan.rpt

自己用VHDL写的一个串口程序

; N/A                                     ; 259.40 MHz ( period = 3.855 ns )                    ; TRANSMIT:U1|TEMP[3]               ; TRANSMIT:U1|TEMP[2]               ; CLK        ; CLK      ; None                        ; None                      ; 3.594 ns                ;
; N/A                                     ; 262.61 MHz ( period = 3.808 ns )                    ; fenpin:U3|COUNTER3[1]             ; fenpin:U3|COUNTER3[6]             ; CLK        ; CLK      ; None                        ; None                      ; 3.547 ns                ;
; N/A                                     ; 264.27 MHz ( period = 3.784 ns )                    ; TRANSMIT:U1|PRESENT_STATE.x_start ; TRANSMIT:U1|TXD                   ; CLK        ; CLK      ; None                        ; None                      ; 3.523 ns                ;
; N/A                                     ; 266.45 MHz ( period = 3.753 ns )                    ; TRANSMIT:U1|TEMP[2]               ; TRANSMIT:U1|XMIT_DONE             ; CLK        ; CLK      ; None                        ; None                      ; 3.492 ns                ;
; N/A                                     ; 266.52 MHz ( period = 3.752 ns )                    ; TRANSMIT:U1|TEMP[1]               ; TRANSMIT:U1|PRESENT_STATE.x_1     ; CLK        ; CLK      ; None                        ; None                      ; 3.491 ns                ;
; N/A                                     ; 267.02 MHz ( period = 3.745 ns )                    ; TRANSMIT:U1|TEMP[1]               ; TRANSMIT:U1|TEMP[1]               ; CLK        ; CLK      ; None                        ; None                      ; 3.484 ns                ;
; N/A                                     ; 267.17 MHz ( period = 3.743 ns )                    ; TRANSMIT:U1|TEMP[2]               ; TRANSMIT:U1|TEMP[2]               ; CLK        ; CLK      ; None                        ; None                      ; 3.482 ns                ;
; N/A                                     ; 267.38 MHz ( period = 3.740 ns )                    ; TRANSMIT:U1|TEMP[1]               ; TRANSMIT:U1|PRESENT_STATE.x_idle  ; CLK        ; CLK      ; None                        ; None                      ; 3.479 ns                ;
; N/A                                     ; 269.91 MHz ( period = 3.705 ns )                    ; TRANSMIT:U1|PRESENT_STATE.x_4     ; TRANSMIT:U1|TXD                   ; CLK        ; CLK      ; None                        ; None                      ; 3.444 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[3]               ; TRANSMIT:U1|PRESENT_STATE.x_1     ; CLK        ; CLK      ; None                        ; None                      ; 3.320 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[0]               ; TRANSMIT:U1|XMIT_DONE             ; CLK        ; CLK      ; None                        ; None                      ; 3.316 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[3]               ; TRANSMIT:U1|TEMP[1]               ; CLK        ; CLK      ; None                        ; None                      ; 3.313 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[2]             ; fenpin:U3|COUNTER3[6]             ; CLK        ; CLK      ; None                        ; None                      ; 3.309 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[3]               ; TRANSMIT:U1|PRESENT_STATE.x_idle  ; CLK        ; CLK      ; None                        ; None                      ; 3.308 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[0]               ; TRANSMIT:U1|TEMP[2]               ; CLK        ; CLK      ; None                        ; None                      ; 3.306 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|PRESENT_STATE.x_wait  ; TRANSMIT:U1|TXD                   ; CLK        ; CLK      ; None                        ; None                      ; 3.301 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|LEN[2]                ; TRANSMIT:U1|PRESENT_STATE.x_wait  ; CLK        ; CLK      ; None                        ; None                      ; 3.295 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|PRESENT_STATE.x_2     ; TRANSMIT:U1|TEMP[1]               ; CLK        ; CLK      ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|PRESENT_STATE.x_2     ; TRANSMIT:U1|TEMP[3]               ; CLK        ; CLK      ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|PRESENT_STATE.x_2     ; TRANSMIT:U1|TEMP[2]               ; CLK        ; CLK      ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|PRESENT_STATE.x_2     ; TRANSMIT:U1|TEMP[0]               ; CLK        ; CLK      ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[4]             ; fenpin:U3|CLK_REG3                ; CLK        ; CLK      ; None                        ; None                      ; 3.231 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[4]             ; fenpin:U3|COUNTER3[3]             ; CLK        ; CLK      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[4]             ; fenpin:U3|COUNTER3[1]             ; CLK        ; CLK      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[8]             ; fenpin:U3|COUNTER3[9]             ; CLK        ; CLK      ; None                        ; None                      ; 3.252 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[0]             ; fenpin:U3|COUNTER3[9]             ; CLK        ; CLK      ; None                        ; None                      ; 3.217 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[5]             ; fenpin:U3|COUNTER3[6]             ; CLK        ; CLK      ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[6]             ; fenpin:U3|COUNTER3[8]             ; CLK        ; CLK      ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[1]                 ; BEGINS:U0|TEMP[1]                 ; CLK        ; CLK      ; None                        ; None                      ; 3.234 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[1]                 ; BEGINS:U0|TEMP[0]                 ; CLK        ; CLK      ; None                        ; None                      ; 3.234 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[1]                 ; BEGINS:U0|TEMP[2]                 ; CLK        ; CLK      ; None                        ; None                      ; 3.234 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[1]                 ; BEGINS:U0|TEMP[3]                 ; CLK        ; CLK      ; None                        ; None                      ; 3.234 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[3]             ; fenpin:U3|COUNTER3[6]             ; CLK        ; CLK      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[1]               ; TRANSMIT:U1|PRESENT_STATE.x_4     ; CLK        ; CLK      ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[1]               ; TRANSMIT:U1|PRESENT_STATE.x_3     ; CLK        ; CLK      ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[1]               ; TRANSMIT:U1|PRESENT_STATE.x_2     ; CLK        ; CLK      ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|LEN[2]                ; TRANSMIT:U1|PRESENT_STATE.x_0     ; CLK        ; CLK      ; None                        ; None                      ; 3.226 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[4]             ; fenpin:U3|COUNTER3[6]             ; CLK        ; CLK      ; None                        ; None                      ; 3.213 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[2]               ; TRANSMIT:U1|PRESENT_STATE.x_1     ; CLK        ; CLK      ; None                        ; None                      ; 3.208 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[2]               ; TRANSMIT:U1|TEMP[1]               ; CLK        ; CLK      ; None                        ; None                      ; 3.201 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[2]               ; TRANSMIT:U1|PRESENT_STATE.x_idle  ; CLK        ; CLK      ; None                        ; None                      ; 3.196 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[1]             ; fenpin:U3|COUNTER3[9]             ; CLK        ; CLK      ; None                        ; None                      ; 3.147 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[6]             ; fenpin:U3|COUNTER3[10]            ; CLK        ; CLK      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|LEN[3]                ; TRANSMIT:U1|PRESENT_STATE.x_wait  ; CLK        ; CLK      ; None                        ; None                      ; 3.154 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[1]                 ; BEGINS:U0|VOUT                    ; CLK        ; CLK      ; None                        ; None                      ; 3.142 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[0]             ; fenpin:U3|COUNTER3[8]             ; CLK        ; CLK      ; None                        ; None                      ; 3.105 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[0]             ; fenpin:U3|COUNTER3[5]             ; CLK        ; CLK      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|LEN[3]                ; TRANSMIT:U1|PRESENT_STATE.x_0     ; CLK        ; CLK      ; None                        ; None                      ; 3.085 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[1]             ; fenpin:U3|COUNTER3[8]             ; CLK        ; CLK      ; None                        ; None                      ; 3.035 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[3]                 ; BEGINS:U0|TEMP[1]                 ; CLK        ; CLK      ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[3]                 ; BEGINS:U0|TEMP[0]                 ; CLK        ; CLK      ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[3]                 ; BEGINS:U0|TEMP[2]                 ; CLK        ; CLK      ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; BEGINS:U0|TEMP[3]                 ; BEGINS:U0|TEMP[3]                 ; CLK        ; CLK      ; None                        ; None                      ; 3.062 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[1]             ; fenpin:U3|COUNTER3[5]             ; CLK        ; CLK      ; None                        ; None                      ; 3.032 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[3]               ; TRANSMIT:U1|PRESENT_STATE.x_4     ; CLK        ; CLK      ; None                        ; None                      ; 3.057 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[3]               ; TRANSMIT:U1|PRESENT_STATE.x_3     ; CLK        ; CLK      ; None                        ; None                      ; 3.057 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|TEMP[3]               ; TRANSMIT:U1|PRESENT_STATE.x_2     ; CLK        ; CLK      ; None                        ; None                      ; 3.057 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|LEN[0]                ; TRANSMIT:U1|PRESENT_STATE.x_wait  ; CLK        ; CLK      ; None                        ; None                      ; 3.043 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; fenpin:U3|COUNTER3[6]             ; fenpin:U3|COUNTER3[6]             ; CLK        ; CLK      ; None                        ; None                      ; 3.041 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|PRESENT_STATE.x_idle  ; TRANSMIT:U1|LEN[2]                ; CLK        ; CLK      ; None                        ; None                      ; 3.040 ns                ;
; N/A                                     ; Restricted to 275.03 MHz ( period = 3.636 ns )      ; TRANSMIT:U1|PRESENT_STATE.x_idle  ; TRANSMIT:U1|LEN[1]                ; CLK        ; CLK      ; None                        ; None                      ; 3.040 ns                ;