📄 smartsopc_standard_1c6.pin
字号:
-- Copyright (C) 1991-2005 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- Bank 3: 3.3V
-- Bank 4: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
---------------------------------------------------------------------------------
Quartus II Version 5.0 Build 168 06/22/2005 Service Pack 1.04 SJ Full Version
CHIP "SmartSOPC_standard_1c6" ASSIGNED TO AN: EP1C6Q240C8
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
RESERVED_INPUT : 1 : : : : 1 :
RESERVED_INPUT : 2 : : : : 1 :
RESERVED_INPUT : 3 : : : : 1 :
RESERVED_INPUT : 4 : : : : 1 :
RESERVED_INPUT : 5 : : : : 1 :
RESERVED_INPUT : 6 : : : : 1 :
RESERVED_INPUT : 7 : : : : 1 :
RESERVED_INPUT : 8 : : : : 1 :
VCCIO1 : 9 : power : : 3.3V : 1 :
GND : 10 : gnd : : : :
RESERVED_INPUT : 11 : : : : 1 :
RESERVED_INPUT : 12 : : : : 1 :
FREQ_INPUT : 13 : input : LVTTL : : 1 : Y
RESERVED_INPUT : 14 : : : : 1 :
RESERVED_INPUT : 15 : : : : 1 :
RESERVED_INPUT : 16 : : : : 1 :
RESERVED_INPUT : 17 : : : : 1 :
RESERVED_INPUT : 18 : : : : 1 :
RESERVED_INPUT : 19 : : : : 1 :
RESERVED_INPUT : 20 : : : : 1 :
RESERVED_INPUT : 21 : : : : 1 :
VCCIO1 : 22 : power : : 3.3V : 1 :
RESERVED_INPUT : 23 : : : : 1 :
~nCSO~ / GND* : 24 : output : LVTTL : : 1 : N
DATA0 : 25 : input : : : 1 :
nCONFIG : 26 : : : : 1 :
VCCA_PLL1 : 27 : power : : 1.5V : :
GND+ : 28 : : : : 1 :
GND+ : 29 : : : : 1 :
GNDA_PLL1 : 30 : gnd : : : :
GNDG_PLL1 : 31 : gnd : : : :
nCEO : 32 : : : : 1 :
nCE : 33 : : : : 1 :
MSEL0 : 34 : : : : 1 :
MSEL1 : 35 : : : : 1 :
DCLK : 36 : bidir : : : 1 :
~ASDO~ / GND* : 37 : output : LVTTL : : 1 : N
RESERVED_INPUT : 38 : : : : 1 :
SPI_nCS : 39 : output : LVTTL : : 1 : Y
GND : 40 : gnd : : : :
RESERVED_INPUT : 41 : : : : 1 :
SPI_MOSI : 42 : output : LVTTL : : 1 : Y
RESERVED_INPUT : 43 : : : : 1 :
SPI_CLK : 44 : output : LVTTL : : 1 : Y
RESERVED_INPUT : 45 : : : : 1 :
SPI_MISO : 46 : input : LVTTL : : 1 : Y
LED_PIO[5] : 47 : output : LVTTL : : 1 : Y
LED_PIO[6] : 48 : output : LVTTL : : 1 : Y
LED_PIO[7] : 49 : output : LVTTL : : 1 : Y
LED_PIO[0] : 50 : output : LVTTL : : 1 : Y
VCCIO1 : 51 : power : : 3.3V : 1 :
GND : 52 : gnd : : : :
LED_PIO[1] : 53 : output : LVTTL : : 1 : Y
LED_PIO[2] : 54 : output : LVTTL : : 1 : Y
LED_PIO[3] : 55 : output : LVTTL : : 1 : Y
nOE : 56 : output : LVTTL : : 1 : Y
SRAM_nCS2 : 57 : output : LVTTL : : 1 : Y
A[18] : 58 : output : LVTTL : : 1 : Y
A[17] : 59 : output : LVTTL : : 1 : Y
A[16] : 60 : output : LVTTL : : 1 : Y
D[14] : 61 : bidir : LVTTL : : 4 : Y
D[15] : 62 : bidir : LVTTL : : 4 : Y
BYTE_ENABLE[0] : 63 : output : LVTTL : : 4 : Y
BYTE_ENABLE[1] : 64 : output : LVTTL : : 4 : Y
D[13] : 65 : bidir : LVTTL : : 4 : Y
D[12] : 66 : bidir : LVTTL : : 4 : Y
D[11] : 67 : bidir : LVTTL : : 4 : Y
D[10] : 68 : bidir : LVTTL : : 4 : Y
GND : 69 : gnd : : : :
VCCIO4 : 70 : power : : 3.3V : 4 :
GND : 71 : gnd : : : :
VCCINT : 72 : power : : 1.5V : :
D[9] : 73 : bidir : LVTTL : : 4 : Y
D[8] : 74 : bidir : LVTTL : : 4 : Y
A[19] : 75 : output : LVTTL : : 4 : Y
A[15] : 76 : output : LVTTL : : 4 : Y
A[14] : 77 : output : LVTTL : : 4 : Y
A[13] : 78 : output : LVTTL : : 4 : Y
A[12] : 79 : output : LVTTL : : 4 : Y
IR_RX : 80 : input : LVTTL : : 4 : Y
IR_TX : 81 : output : LVTTL : : 4 : Y
A[11] : 82 : output : LVTTL : : 4 : Y
A[1] : 83 : output : LVTTL : : 4 : Y
A[2] : 84 : output : LVTTL : : 4 : Y
A[3] : 85 : output : LVTTL : : 4 : Y
A[4] : 86 : output : LVTTL : : 4 : Y
A[5] : 87 : output : LVTTL : : 4 : Y
SRAM_nCS1 : 88 : output : LVTTL : : 4 : Y
GND : 89 : gnd : : : :
VCCINT : 90 : power : : 1.5V : :
GND : 91 : gnd : : : :
VCCIO4 : 92 : power : : 3.3V : 4 :
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -