pll_inst.v

来自「这个是华清远见 高级班 培训的 实验 代码」· Verilog 代码 · 共 7 行

pll	pll_inst (
	.inclk0 ( inclk0_sig ),
	.c0 ( c0_sig ),
	.locked ( locked_sig ),
	.e0 ( e0_sig )
	);