testusb.fit.rpt

fpga之ep1 c6的usb实验源码,经实验验证好好用,大家可以试试看哦

+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                     ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; |TestUSB                   ; 21 (21)     ; 16           ; 0           ; 19   ; 0            ; 5 (5)        ; 8 (8)             ; 8 (8)            ; 0 (0)           ; |TestUSB            ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; USB_WR_   ; Input    ; ON            ; OFF           ; --                    ; --  ;
; USB_DS_   ; Input    ; OFF           ; ON            ; --                    ; --  ;
; RESET_    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; USB_AS_   ; Input    ; ON            ; OFF           ; --                    ; --  ;
; USB_INT_  ; Output   ; --            ; --            ; --                    ; --  ;
; SDRAM_CS_ ; Output   ; --            ; --            ; --                    ; --  ;
; FLASH_CE_ ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; USB_D[7]  ; Bidir    ; OFF           ; ON            ; --                    ; --  ;
; USB_D[6]  ; Bidir    ; OFF           ; ON            ; --                    ; --  ;
; USB_D[5]  ; Bidir    ; OFF           ; ON            ; --                    ; --  ;
; USB_D[4]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB_D[3]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB_D[2]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB_D[1]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB_D[0]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; USB_WR_             ;                   ;         ;
;      - clk_usbwrd   ; 1                 ; OFF     ;
;      - put_addrreg  ; 0                 ; ON      ;
;      - put_dreg     ; 0                 ; ON      ;
;      - USB_D[7]~495 ; 0                 ; ON      ;
;      - clk_usbwra   ; 1                 ; OFF     ;
; USB_DS_             ;                   ;         ;
;      - clk_usbwrd   ; 0                 ; OFF     ;
;      - put_dreg     ; 1                 ; ON      ;
;      - USB_D[7]~495 ; 1                 ; ON      ;
; RESET_              ;                   ;         ;
;      - DataReg[3]   ; 1                 ; OFF     ;
;      - DataReg[2]   ; 1                 ; OFF     ;
;      - DataReg[1]   ; 1                 ; OFF     ;
;      - DataReg[0]   ; 1                 ; OFF     ;
;      - AddrReg[7]   ; 1                 ; OFF     ;
;      - DataReg[6]   ; 1                 ; OFF     ;
;      - DataReg[5]   ; 1                 ; OFF     ;
;      - DataReg[4]   ; 1                 ; OFF     ;
;      - DataReg[7]   ; 1                 ; OFF     ;
;      - AddrReg[6]   ; 1                 ; OFF     ;
;      - AddrReg[5]   ; 1                 ; OFF     ;
;      - AddrReg[4]   ; 1                 ; OFF     ;
;      - AddrReg[3]   ; 1                 ; OFF     ;
;      - AddrReg[2]   ; 1                 ; OFF     ;
;      - AddrReg[1]   ; 1                 ; OFF     ;
;      - AddrReg[0]   ; 1                 ; OFF     ;
; USB_AS_             ;                   ;         ;
;      - put_addrreg  ; 0                 ; ON      ;
;      - USB_D[7]~495 ; 0                 ; ON      ;
;      - clk_usbwra   ; 1                 ; OFF     ;
; USB_D[7]            ;                   ;         ;
;      - AddrReg[7]   ; 1                 ; ON      ;
;      - DataReg[7]   ; 1                 ; ON      ;
; USB_D[6]            ;                   ;         ;
;      - DataReg[6]   ; 1                 ; ON      ;
;      - AddrReg[6]   ; 1                 ; ON      ;
; USB_D[5]            ;                   ;         ;
;      - DataReg[5]   ; 1                 ; ON      ;
;      - AddrReg[5]   ; 1                 ; ON      ;
; USB_D[4]            ;                   ;         ;
;      - DataReg[4]   ; 0                 ; ON      ;
;      - AddrReg[4]   ; 0                 ; ON      ;
; USB_D[3]            ;                   ;         ;
;      - DataReg[3]   ; 0                 ; ON      ;
;      - AddrReg[3]   ; 0                 ; ON      ;
; USB_D[2]            ;                   ;         ;
;      - DataReg[2]   ; 0                 ; ON      ;
;      - AddrReg[2]   ; 0                 ; ON      ;
; USB_D[1]            ;                   ;         ;
;      - DataReg[1]   ; 0                 ; ON      ;
;      - AddrReg[1]   ; 0                 ; ON      ;
; USB_D[0]            ;                   ;         ;
;      - DataReg[0]   ; 0                 ; ON      ;
;      - AddrReg[0]   ; 0                 ; O