📄 i2c.tan.rpt
字号:
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+------------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 87.63 MHz ( period = 11.412 ns ) ; inner_state[2] ; sda_buf ; clk ; clk ; None ; None ; 10.703 ns ;
; N/A ; 89.40 MHz ( period = 11.186 ns ) ; inner_state[0] ; sda_buf ; clk ; clk ; None ; None ; 10.477 ns ;
; N/A ; 89.47 MHz ( period = 11.177 ns ) ; phase1 ; sda_buf ; clk ; clk ; None ; None ; 10.468 ns ;
; N/A ; 91.00 MHz ( period = 10.989 ns ) ; phase3 ; sda_buf ; clk ; clk ; None ; None ; 10.280 ns ;
; N/A ; 91.41 MHz ( period = 10.940 ns ) ; sda_buf ; sda_buf ; clk ; clk ; None ; None ; 10.231 ns ;
; N/A ; 92.00 MHz ( period = 10.869 ns ) ; cnt_delay[7] ; main_state[1] ; clk ; clk ; None ; None ; 10.160 ns ;
; N/A ; 92.91 MHz ( period = 10.763 ns ) ; phase0 ; sda_buf ; clk ; clk ; None ; None ; 10.054 ns ;
; N/A ; 93.39 MHz ( period = 10.708 ns ) ; cnt_delay[9] ; main_state[1] ; clk ; clk ; None ; None ; 9.999 ns ;
; N/A ; 93.46 MHz ( period = 10.700 ns ) ; inner_state[1] ; sda_buf ; clk ; clk ; None ; None ; 9.991 ns ;
; N/A ; 94.99 MHz ( period = 10.527 ns ) ; cnt_delay[0] ; main_state[1] ; clk ; clk ; None ; None ; 9.818 ns ;
; N/A ; 95.19 MHz ( period = 10.505 ns ) ; link ; sda_buf ; clk ; clk ; None ; None ; 9.796 ns ;
; N/A ; 95.71 MHz ( period = 10.448 ns ) ; sda_buf ; main_state[1] ; clk ; clk ; None ; None ; 9.739 ns ;
; N/A ; 96.17 MHz ( period = 10.398 ns ) ; phase3 ; main_state[1] ; clk ; clk ; None ; None ; 9.689 ns ;
; N/A ; 96.26 MHz ( period = 10.388 ns ) ; cnt_delay[7] ; main_state[0] ; clk ; clk ; None ; None ; 9.679 ns ;
; N/A ; 97.03 MHz ( period = 10.306 ns ) ; writeData_reg[2] ; sda_buf ; clk ; clk ; None ; None ; 9.597 ns ;
; N/A ; 97.16 MHz ( period = 10.292 ns ) ; inner_state[0] ; main_state[1] ; clk ; clk ; None ; None ; 9.583 ns ;
; N/A ; 97.30 MHz ( period = 10.278 ns ) ; cnt_delay[4] ; main_state[1] ; clk ; clk ; None ; None ; 9.569 ns ;
; N/A ; 97.78 MHz ( period = 10.227 ns ) ; cnt_delay[9] ; main_state[0] ; clk ; clk ; None ; None ; 9.518 ns ;
; N/A ; 98.35 MHz ( period = 10.168 ns ) ; cnt_delay[6] ; main_state[1] ; clk ; clk ; None ; None ; 9.459 ns ;
; N/A ; 98.56 MHz ( period = 10.146 ns ) ; i2c_state[1] ; main_state[1] ; clk ; clk ; None ; None ; 9.437 ns ;
; N/A ; 98.67 MHz ( period = 10.135 ns ) ; main_state[0] ; main_state[1] ; clk ; clk ; None ; None ; 9.426 ns ;
; N/A ; 98.78 MHz ( period = 10.123 ns ) ; cnt_delay[3] ; main_state[1] ; clk ; clk ; None ; None ; 9.414 ns ;
; N/A ; 99.01 MHz ( period = 10.100 ns ) ; cnt_delay[15] ; main_state[1] ; clk ; clk ; None ; None ; 9.391 ns ;
; N/A ; 99.42 MHz ( period = 10.058 ns ) ; inner_state[2] ; main_state[1] ; clk ; clk ; None ; None ; 9.349 ns ;
; N/A ; 99.54 MHz ( period = 10.046 ns ) ; cnt_delay[0] ; main_state[0] ; clk ; clk ; None ; None ; 9.337 ns ;
; N/A ; 100.33 MHz ( period = 9.967 ns ) ; sda_buf ; main_state[0] ; clk ; clk ; None ; None ; 9.258 ns ;
; N/A ; 100.35 MHz ( period = 9.965 ns ) ; writeData_reg[0] ; sda_buf ; clk ; clk ; None ; None ; 9.256 ns ;
; N/A ; 100.42 MHz ( period = 9.958 ns ) ; main_state[0] ; readData_reg[6] ; clk ; clk ; None ; None ; 9.249 ns ;
; N/A ; 100.42 MHz ( period = 9.958 ns ) ; main_state[0] ; readData_reg[5] ; clk ; clk ; None ; None ; 9.249 ns ;
; N/A ; 100.42 MHz ( period = 9.958 ns ) ; main_state[0] ; readData_reg[4] ; clk ; clk ; None ; None ; 9.249 ns ;
; N/A ; 100.42 MHz ( period = 9.958 ns ) ; main_state[0] ; readData_reg[7] ; clk ; clk ; None ; None ; 9.249 ns ;
; N/A ; 100.70 MHz ( period = 9.930 ns ) ; inner_state[1] ; inner_state[0] ; clk ; clk ; None ; None ; 9.221 ns ;
; N/A ; 100.75 MHz ( period = 9.926 ns ) ; cnt_delay[16] ; main_state[1] ; clk ; clk ; None ; None ; 9.217 ns ;
; N/A ; 100.84 MHz ( period = 9.917 ns ) ; phase3 ; main_state[0] ; clk ; clk ; None ; None ; 9.208 ns ;
; N/A ; 101.93 MHz ( period = 9.811 ns ) ; inner_state[0] ; main_state[0] ; clk ; clk ; None ; None ; 9.102 ns ;
; N/A ; 102.07 MHz ( period = 9.797 ns ) ; cnt_delay[4] ; main_state[0] ; clk ; clk ; None ; None ; 9.088 ns ;
; N/A ; 102.70 MHz ( period = 9.737 ns ) ; phase3 ; link ; clk ; clk ; None ; None ; 9.028 ns ;
; N/A ; 102.72 MHz ( period = 9.735 ns ) ; link ; link ; clk ; clk ; None ; None ; 9.026 ns ;
; N/A ; 102.74 MHz ( period = 9.733 ns ) ; inner_state[2] ; inner_state[0] ; clk ; clk ; None ; None ; 9.024 ns ;
; N/A ; 102.95 MHz ( period = 9.713 ns ) ; phase1 ; link ; clk ; clk ; None ; None ; 9.004 ns ;
; N/A ; 103.10 MHz ( period = 9.699 ns ) ; inner_state[3] ; sda_buf ; clk ; clk ; None ; None ; 8.990 ns ;
; N/A ; 103.23 MHz ( period = 9.687 ns ) ; cnt_delay[6] ; main_state[0] ; clk ; clk ; None ; None ; 8.978 ns ;
; N/A ; 103.42 MHz ( period = 9.669 ns ) ; cnt_delay[11] ; main_state[1] ; clk ; clk ; None ; None ; 8.960 ns ;
; N/A ; 103.47 MHz ( period = 9.665 ns ) ; i2c_state[1] ; main_state[0] ; clk ; clk ; None ; None ; 8.956 ns ;
; N/A ; 103.58 MHz ( period = 9.654 ns ) ; main_state[0] ; main_state[0] ; clk ; clk ; None ; None ; 8.945 ns ;
; N/A ; 103.71 MHz ( period = 9.642 ns ) ; cnt_delay[3] ; main_state[0] ; clk ; clk ; None ; None ; 8.933 ns ;
; N/A ; 103.96 MHz ( period = 9.619 ns ) ; cnt_delay[15] ; main_state[0] ; clk ; clk ; None ; None ; 8.910 ns ;
; N/A ; 103.97 MHz ( period = 9.618 ns ) ; phase1 ; main_state[1] ; clk ; clk ; None ; None ; 8.909 ns ;
; N/A ; 103.97 MHz ( period = 9.618 ns ) ; cnt_delay[1] ; main_state[1] ; clk ; clk ; None ; None ; 8.909 ns ;
; N/A ; 104.01 MHz ( period = 9.614 ns ) ; inner_state[1] ; main_state[1] ; clk ; clk ; None ; None ; 8.905 ns ;
; N/A ; 104.20 MHz ( period = 9.597 ns ) ; cnt_delay[7] ; cnt_delay[0] ; clk ; clk ; None ; None ; 8.888 ns ;
; N/A ; 104.42 MHz ( period = 9.577 ns ) ; inner_state[2] ; main_state[0] ; clk ; clk ; None ; None ; 8.868 ns ;
; N/A ; 104.44 MHz ( period = 9.575 ns ) ; cnt_delay[2] ; main_state[1] ; clk ; clk ; None ; None ; 8.866 ns ;
; N/A ; 104.79 MHz ( period = 9.543 ns ) ; inner_state[3] ; main_state[1] ; clk ; clk ; None ; None ; 8.834 ns ;
; N/A ; 105.13 MHz ( period = 9.512 ns ) ; main_state[0] ; readData_reg[0] ; clk ; clk ; None ; None ; 8.803 ns ;
; N/A ; 105.13 MHz ( period = 9.512 ns ) ; main_state[0] ; readData_reg[1] ; clk ; clk ; None ; None ; 8.803 ns ;
; N/A ; 105.13 MHz ( period = 9.512 ns ) ; main_state[0] ; readData_reg[2] ; clk ; clk ; None ; None ; 8.803 ns ;
; N/A ; 105.13 MHz ( period = 9.512 ns ) ; main_state[0] ; readData_reg[3] ; clk ; clk ; None ; None ; 8.803 ns ;
; N/A ; 105.29 MHz ( period = 9.498 ns ) ; inner_state[0] ; inner_state[0] ; clk ; clk ; None ; None ; 8.789 ns ;
; N/A ; 105.51 MHz ( period = 9.478 ns ) ; inner_state[0] ; link ; clk ; clk ; None ; None ; 8.769 ns ;
; N/A ; 105.83 MHz ( period = 9.449 ns ) ; i2c_state[0] ; main_state[1] ; clk ; clk ; None ; None ; 8.740 ns ;
; N/A ; 105.88 MHz ( period = 9.445 ns ) ; cnt_delay[16] ; main_state[0] ; clk ; clk ; None ; None ; 8.736 ns ;
; N/A ; 105.98 MHz ( period = 9.436 ns ) ; cnt_delay[9] ; cnt_delay[0] ; clk ; clk ; None ; None ; 8.727 ns ;
; N/A ; 106.29 MHz ( period = 9.408 ns ) ; cnt_delay[14] ; main_state[1] ; clk ; clk ; None ; None ; 8.699 ns ;
; N/A ; 106.38 MHz ( period = 9.400 ns ) ; i2c_state[0] ; link ; clk ; clk ; None ; None ; 8.691 ns ;
; N/A ; 106.43 MHz ( period = 9.396 ns ) ; main_state[1] ; readData_reg[6] ; clk ; clk ; None ; None ; 8.687 ns ;
; N/A ; 106.43 MHz ( period = 9.396 ns ) ; main_state[1] ; readData_reg[5] ; clk ; clk ; None ; None ; 8.687 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -