vga_hier_info

用Verilog做的VGA 480X640彩色驱动

|vga
rst => pxl_cnt[8].ACLR
rst => pxl_cnt[7].ACLR
rst => pxl_cnt[6].ACLR
rst => pxl_cnt[5].ACLR
rst => pxl_cnt[4].ACLR
rst => pxl_cnt[3].ACLR
rst => pxl_cnt[2].ACLR
rst => pxl_cnt[1].ACLR
rst => pxl_cnt[0].ACLR
rst => h_active.ACLR
rst => ln_cnt[9].ACLR
rst => ln_cnt[8].ACLR
rst => ln_cnt[7].ACLR
rst => ln_cnt[6].ACLR
rst => ln_cnt[5].ACLR
rst => ln_cnt[4].ACLR
rst => ln_cnt[3].ACLR
rst => ln_cnt[2].ACLR
rst => ln_cnt[1].ACLR
rst => ln_cnt[0].ACLR
rst => v_active.ACLR
rst => hs_r.ACLR
rst => vs_r.ACLR
rst => video_act_dly.ACLR
rst => step[1].ACLR
rst => step[0].ACLR
rst => g_dir.ACLR
rst => g_cnt[2].ACLR
rst => g_cnt[1].ACLR
rst => g_cnt[0].ACLR
rst => r_dir.ACLR
rst => r_cnt[2].ACLR
rst => r_cnt[1].ACLR
rst => r_cnt[0].ACLR
rst => b_cnt[2].ACLR
rst => b_cnt[1].ACLR
rst => b_cnt[0].ACLR
rst => g_reg[2].PRESET
rst => r_reg[3].PRESET
rst => g_reg[1].ACLR
rst => g_reg[0].ACLR
rst => r_reg[2].PRESET
rst => b_reg[3].PRESET
rst => r_reg[1].ACLR
rst => r_reg[0].ACLR
rst => b_reg[2].PRESET
rst => b_reg[1].ACLR
rst => b_reg[0].ACLR
rst => g_reg[3].PRESET
rst => pxl_cnt[9].ACLR
clk => pxl_cnt[8].CLK
clk => pxl_cnt[7].CLK
clk => pxl_cnt[6].CLK
clk => pxl_cnt[5].CLK
clk => pxl_cnt[4].CLK
clk => pxl_cnt[3].CLK
clk => pxl_cnt[2].CLK
clk => pxl_cnt[1].CLK
clk => pxl_cnt[0].CLK
clk => h_active.CLK
clk => ln_cnt[9].CLK
clk => ln_cnt[8].CLK
clk => ln_cnt[7].CLK
clk => ln_cnt[6].CLK
clk => ln_cnt[5].CLK
clk => ln_cnt[4].CLK
clk => ln_cnt[3].CLK
clk => ln_cnt[2].CLK
clk => ln_cnt[1].CLK
clk => ln_cnt[0].CLK
clk => v_active.CLK
clk => hs_r.CLK
clk => vs_r.CLK
clk => video_act_dly.CLK
clk => step[1].CLK
clk => step[0].CLK
clk => g_dir.CLK
clk => g_cnt[2].CLK
clk => g_cnt[1].CLK
clk => g_cnt[0].CLK
clk => r_dir.CLK
clk => r_cnt[2].CLK
clk => r_cnt[1].CLK
clk => r_cnt[0].CLK
clk => b_cnt[2].CLK
clk => b_cnt[1].CLK
clk => b_cnt[0].CLK
clk => g_reg[3].CLK
clk => g_reg[2].CLK
clk => g_reg[1].CLK
clk => g_reg[0].CLK
clk => r_reg[3].CLK
clk => r_reg[2].CLK
clk => r_reg[1].CLK
clk => r_reg[0].CLK
clk => b_reg[3].CLK
clk => b_reg[2].CLK
clk => b_reg[1].CLK
clk => b_reg[0].CLK
clk => pxl_cnt[9].CLK
hs <= hs_r.DB_MAX_OUTPUT_PORT_TYPE
vs <= vs_r.DB_MAX_OUTPUT_PORT_TYPE
g[0] <= i282
g[1] <= i279
b[0] <= i334
b[1] <= i331
r[0] <= i308
r[1] <= i305