📄 4++
字号:
4位乘法器,vhdl--我们的技术是您的(o4icwin & wyouken)！ www.icwin.netAD
[经验代码]->[FPGA 开发经验]->4位乘法器,vhdl
4位乘法器,vhdl
4位乘法器,vhdl
--
--------------------------------------------------------------------------------/
-- DESCRIPTION : Signed mulitplier:
-- A (A) input width : 4
-- B (B) input width : 4
-- Q (data_out) output width : 7
-- Download from : http://www.pld.com.cn
--------------------------------------------------------------------------------/
library IEEE;
use IEEE.std_logic_1164.all;
entity one_bit_adder is
port (
A: in STD_LOGIC;
B: in STD_LOGIC;
C_in: in STD_LOGIC;
S: out STD_LOGIC;
C_out: out STD_LOGIC
);
end one_bit_adder;
architecture one_bit_adder of one_bit_adder is
begin
S <= A xor B xor C_in;
C_out <= (A and B) or (C_in and (A xor B));
end one_bit_adder;
library IEEE;
use IEEE.std_logic_1164.all;
entity multi is
port (
A: in STD_LOGIC_VECTOR (3 downto 0);
B: in STD_LOGIC_VECTOR (3 downto 0);
data_out: out STD_LOGIC_VECTOR (6 downto 0)
);
end multi;
architecture multi_arch of multi is
signal A_MULT_B0: STD_LOGIC_VECTOR (2 downto 0);
signal A_MULT_B1: STD_LOGIC_VECTOR (2 downto 0);
signal A_MULT_B2: STD_LOGIC_VECTOR (2 downto 0);
signal S_TEMP1: STD_LOGIC_VECTOR (1 downto 0);
signal S_TEMP2: STD_LOGIC_VECTOR (1 downto 0);
signal C_TEMP : STD_LOGIC_VECTOR (6 downto 0);
signal C0_out_B0, C1_out_B0, C2_out_B0 : STD_LOGIC;
signal C0_out_B1, C1_out_B1, C2_out_B1 : STD_LOGIC;
signal ZERO: STD_LOGIC;
component one_bit_adder
port (
A: in STD_LOGIC;
B: in STD_LOGIC;
C_in: in STD_LOGIC;
S: out STD_LOGIC;
C_out: out STD_LOGIC
);
end component;
begin
U_0_0 : one_bit_adder port map (A => A_MULT_B0(1), B =>
A_MULT_B1(0), C_in => ZERO, S => C_TEMP(1), C_out => C0_out_B0);
U_0_1 : one_bit_adder port map (A => A_MULT_B0(2), B =>
A_MULT_B1(1), C_in => C0_out_B0, S => S_TEMP1(0), C_out =>
C1_out_B0);
U_0_2 : one_bit_adder port map (A => ZERO, B => A_MULT_B1(2), C_in
=> C1_out_B0, S => S_TEMP1(1), C_out => C2_out_B0);
U_1_0 : one_bit_adder port map (A => A_MULT_B2(0), B => S_TEMP1(0),
C_in => ZERO, S => C_TEMP(2), C_out => C0_out_B1);
U_1_1 : one_bit_adder port map (A => A_MULT_B2(1), B => S_TEMP1(1),
C_in => C0_out_B1, S => S_TEMP2(0), C_out => C1_out_B1);
U_1_2 : one_bit_adder port map (A => A_MULT_B2(2), B => C2_out_B0,
C_in => C1_out_B1, S => S_TEMP2(1), C_out => C2_out_B1);
A_MULT_B0(0) <= A (0) and B (0);
A_MULT_B0(1) <= A (1) and B (0);
A_MULT_B0(2) <= A (2) and B (0);
A_MULT_B1(0) <= A (0) and B (1);
A_MULT_B1(1) <= A (1) and B (1);
A_MULT_B1(2) <= A (2) and B (1);
A_MULT_B2(0) <= A (0) and B (2);
A_MULT_B2(1) <= A (1) and B (2);
A_MULT_B2(2) <= A (2) and B (2);
ZERO <= '0';
C_TEMP(0) <= A_MULT_B0(0);
C_TEMP(4 downto 3) <= S_TEMP2(1 downto 0);
C_TEMP(5) <= C2_out_B1;
C_TEMP(6) <= A(3) xor B(3);
data_out <= C_TEMP;
end multi_arch;
--------------------------------------------------------------------------------------
(浏览：286)内容
查看：2006-3-27 12:56:45
文 章 查 找
关键字 标题 内容
verilogHDL精粹
上拉下拉原理
Inout双向端口的用法...
基于FPGA的PCI总线...
用状态机设计的交通灯控制...
ddr和sdram有什么区别
LCD驱动.txt
分频器的硬件描述语言设计...
12位寄存器 veril...
Verilog代码编写规范
ASIC设计源码规范(V...
4位乘法器,vhdl
modelsim里编译X...
自由IP Core资源的利用
实现FPGA与PC的串行通信
基于FPGA的可编程定时...
PCI接口扩展卡的快速开...
sram读写test.v...
基于FPGA的同步测周期...
多功能数字钟
I2C总线控制器的VHD...
在Modelsim中加入...
使用Verilog实现基...
基于异步FIFO实现不同...
用FPGA实现DVB码流...
存储器,FIFO,vhdl
sram读写test.v
8位总线收发器：7424...
一个简单的UART,vhdl
学习HDL的几点重要提示
7段译码器 verilo...
三人表决器（三种不同的描...
一个游戏程序,vhdl
二进制到BCD码转换 v...
地址译码（for m68...
步进电机控制器,vhdl
伪随机数产生器,vhdl
先从如何成为一个合格的设计者
计数器：std_logi...
SDRAM控制器的设备与...
一个简单的UART ve...
基于FPGA的神经元自适...
移位寄存器：74164 ...
LED七段译码 vhdl
各种功能的计数器 vhdl
三态总线 vhdl
混合信号电路设计技术研究
双向总线 vhdl
双向管脚（clocked...
GPIB接口的FPGA实现
8bit采样sine波形...
汉明纠错吗译码器 vhdl
一个简单的状态机 vhdl
各种类型计数器 ver...
基于FPGA的非对称同步...
直流电机控制器,vhdl
PLD自增地址读写SRAM
二进制到格雷码转换 ve...
ISE软件中用HDL开发...
应用SoPC Build...
8位数据锁存器 vhdl
Verilog的使用方法集锦
The Art of S...
片上系统（SOC）设计与...
通用寄存器 vhdl
计数器：generate...
用Verilog HDL...
加法器：generate...
多路选择器（MUX）ve...
NiosII开发常见问题
niosII无痛起步
加法器源程序 veril...
移位寄存器 verilo...
带三态输出的8位D寄存器...
fpga 好地址
带莫尔/米勒输出的状态机...
可以解决众多封装难题的C...
8位数据锁存器 veri...
元件例化与层次设计,vhdl
简单的锁存器 vhdl
IC封装设计极大影响信号...
芯片设计的一次性成功
EDA软件的安装与配置（...
带有饱和处理功能的并行乘...
高效能人士的七个习惯
元件例化与层次设计 ve...
计数器：wait语句的应...
移位寄存器 vhdl
SoC系统描述与Syst...
一个简单的状态机 ver...
交通灯控制器
NIOS II学习笔记
使用变量的状态机 vhdl
Flash Progra...
一个同步状态机 veri...
8位相等比较器 vhdl
双2－4译码器：7413...
PCI接口扩展卡的快速开...
简单的12位寄存器 vhdl
双层AMBA总线设计及其...
将处理器集成入FPGA的...
简单的锁存器 veril...
MCM高速电路布局布线设...
条件赋值：使用when ...
多路选择器（使用sele...
无符号数到整数的转换,v...
采用非阻塞赋值加EN_A...
使用列举类型的状态机 v...
相应加法器的测试向量（t...
最高优先级编码器 vhdl
LCD显示器工作原理
条件赋值：使用多路选择器...
给中国学生的第五封信 –...
定时器中断的测试程序也跑...
TMS320原理与应用(1)
带同步复位的状态机 vhdl
NiosII中Flash...
将16进制转化为std_...
FPGA应用工程师培训班...
解复用器 vhdl
莫尔型状态机2 vhdl
合理选择SoC架构
莫尔型状态机1 vhdl
I2C在CPLD上的模拟...
多路选择器（使用if－e...
测试复杂的多总线SoC器件
相应加法器的测试向量（t...
程序在Flash中跑起来了
一个可以综合的Veril...
Altera公司关于No...
Step By Step...
异步FIFO结构及FPG...
vhdl代码1
关于NIOS的JTAG下...
向NiosII系统中添加...
降低FPGA功耗的设计技巧
NiosII中DRAM的使用
关于NiosII IDE...
重新定义可提高成品率的设计
11 阶FIR 数字滤波器
带load，clr等功能...
BUS-SEL
轻松修改网卡MAC地址
（7，4）循环码编码器
NiosII的调试
nios Flash访问
以系统为中心的全层次纳米...
可配置系统级验证环境加速...
带load、clr等功能...
关于IO口中断(答han...
本 站 声 明
本站的资料，文章很多自本站原创，其版权归ICWIN所有，如果引用 请不要去掉ICWIN标注。
其中部分经验代码文章来自于网络，我们尽量保留作者的出处，如果作者有任何问题，请与我们联络。
我们欢迎任何经验文章，并可能为你特别提供专栏。
( o4icwin & wyouken )欢迎您光临本站，如果您在学习工作中遇到难题，
您可以发送mail到icwin@icwin.net,我们会尽最大的努力帮助您！
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -