📄 fredivt.v
字号:
module fredivt(clk,clkout);
input clk;
output clkout;
reg clkout;
reg[15:0] count;
always@(posedge clk)
begin
count=count+1;
if(count==1000)
begin
clkout=~clkout;
count=0;
end
end
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -