addwaves.do

算术处理器的VERILOG hdl的源代码

view *
add wave clk
add wave rst_n

add wave data
add wave result
add wave /da/mac/tmpres

add wave validout
add wave valid_l
#add wave /da/mac/validvar

add wave overflow
add wave address
add wave lutres
add wave /da/shiftinputs/count
add wave /da/shiftinputs/buffer_reg_typ

force -freeze /da/clk 1 0, 0 50000 -r 100ns
force -freeze /da/rst_n 0 0
force -freeze /da/data 10001001 0
run 100 ns
force -freeze /da/rst_n 1 0
run 100 ns