part2.hier_info

几个ＶＨＤＬ的编程实例

|part2
CLK => Q1[0].CLK
CLK => Q1[1].CLK
CLK => Q1[2].CLK
CLK => Q1[3].CLK
CLK => Q1[4].CLK
CLK => Q1[5].CLK
CLK => Q1[6].CLK
CLK => Q1[7].CLK
CLK => Q1[8].CLK
CLK => Q1[9].CLK
CLK => Q1[10].CLK
CLK => Q1[11].CLK
CLK => Q1[12].CLK
CLK => Q1[13].CLK
CLK => Q1[14].CLK
CLK => Q1[15].CLK
Q[0] <= Q1[0].DB_MAX_OUTPUT_PORT_TYPE
Q[1] <= Q1[1].DB_MAX_OUTPUT_PORT_TYPE
Q[2] <= Q1[2].DB_MAX_OUTPUT_PORT_TYPE
Q[3] <= Q1[3].DB_MAX_OUTPUT_PORT_TYPE
Q[4] <= Q1[4].DB_MAX_OUTPUT_PORT_TYPE
Q[5] <= Q1[5].DB_MAX_OUTPUT_PORT_TYPE
Q[6] <= Q1[6].DB_MAX_OUTPUT_PORT_TYPE
Q[7] <= Q1[7].DB_MAX_OUTPUT_PORT_TYPE
Q[8] <= Q1[8].DB_MAX_OUTPUT_PORT_TYPE
Q[9] <= Q1[9].DB_MAX_OUTPUT_PORT_TYPE
Q[10] <= Q1[10].DB_MAX_OUTPUT_PORT_TYPE
Q[11] <= Q1[11].DB_MAX_OUTPUT_PORT_TYPE
Q[12] <= Q1[12].DB_MAX_OUTPUT_PORT_TYPE
Q[13] <= Q1[13].DB_MAX_OUTPUT_PORT_TYPE
Q[14] <= Q1[14].DB_MAX_OUTPUT_PORT_TYPE
Q[15] <= Q1[15].DB_MAX_OUTPUT_PORT_TYPE