📄 baud_clk.v
字号:
module baud_clk(rst,clk32m,clk16x);
input rst;
input clk32m;
output clk16x;
reg clk16x;
reg [7:0] baud_con;
always @(posedge clk32m)
if(rst)
baud_con = 0;
else if(0 <= baud_con && baud_con <= 208)
baud_con = baud_con + 1;
else
baud_con = 0;
always @(posedge clk32m)
if(rst)
clk16x = 0;
else if(0 <= baud_con && baud_con <= 104)
clk16x = 0;
else
clk16x = 1;
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -