⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 box.tan.rpt

📁 用vhdl语言编写的基于fpga的波形发生器
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; 7.542 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[2]                                                                                                                               ; Q1[5]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 2.196 ns                ;
; 7.542 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[2]                                                                                                                               ; Q1[6]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 2.196 ns                ;
; 7.542 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[2]                                                                                                                               ; Q1[7]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 2.196 ns                ;
; 7.554 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[0]                                                                                                                               ; Q1[5]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 2.184 ns                ;
; 7.554 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[0]                                                                                                                               ; Q1[6]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 2.184 ns                ;
; 7.554 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[0]                                                                                                                               ; Q1[7]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 2.184 ns                ;
; 7.682 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[1]                                                                                                                               ; Q1[4]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 2.056 ns                ;
; 7.759 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[2]                                                                                                                               ; Q1[4]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.979 ns                ;
; 7.762 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[1]                                                                                                                               ; Q1[3]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.976 ns                ;
; 7.769 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[0]                                                                                                                               ; Q1[4]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.969 ns                ;
; 7.785 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[3]                                                                                                                               ; Q1[5]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.953 ns                ;
; 7.785 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[3]                                                                                                                               ; Q1[6]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.953 ns                ;
; 7.785 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[3]                                                                                                                               ; Q1[7]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.953 ns                ;
; 7.788 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[4]                                                                                                                               ; Q1[5]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.950 ns                ;
; 7.788 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[4]                                                                                                                               ; Q1[6]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.950 ns                ;
; 7.788 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[4]                                                                                                                               ; Q1[7]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.950 ns                ;
; 7.839 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[2]                                                                                                                               ; Q1[3]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.899 ns                ;
; 7.842 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[1]                                                                                                                               ; Q1[2]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.896 ns                ;
; 7.849 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[0]                                                                                                                               ; Q1[3]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.889 ns                ;
; 7.929 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[0]                                                                                                                               ; Q1[2]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.809 ns                ;
; 7.929 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[5]                                                                                                                               ; Q1[7]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.809 ns                ;
; 8.006 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[3]                                                                                                                               ; Q1[4]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.732 ns                ;
; 8.009 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[0]                                                                                                                               ; Q1[1]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.729 ns                ;
; 8.009 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[5]                                                                                                                               ; Q1[6]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.729 ns                ;
; 8.463 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[2]                                                                                                                               ; Q1[2]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.275 ns                ;
; 8.466 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[1]                                                                                                                               ; Q1[1]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.272 ns                ;
; 8.603 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[4]                                                                                                                               ; Q1[4]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.135 ns                ;
; 8.618 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[3]                                                                                                                               ; Q1[3]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.120 ns                ;
; 8.621 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[0]                                                                                                                               ; Q1[0]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.117 ns                ;
; 8.621 ns ; Restricted to 275.03 MHz ( period = 3.64 ns ) ; Q1[5]                                                                                                                               ; Q1[5]                                                                                                                                ; PLLU:u2|altpll:altpll_component|_clk0 ; PLLU:u2|altpll:altpll_component|_clk0 ; 9.999 ns                    ; 9.738 ns                  ; 1.117 ns                ;
+----------+-----------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[5]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[6]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[4]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[7]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[8]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[9]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[3]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[2]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;
; 13.463 ns                               ; 135.69 MHz ( period = 7.370 ns )                    ; CLK_COUNT_400HZ[8]  ; CLK_COUNT_400HZ[1]  ; CLK        ; CLK      ; 20.833 ns                   ; 20.572 ns                 ; 7.109 ns                ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -