📄 up3_clock.tan.rpt
字号:
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_48Mhz ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_48Mhz' ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------+---------------------+------------+-----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 94.42 MHz ( period = 10.591 ns ) ; BCD_SECD1[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 5.857 ns ;
; N/A ; 96.33 MHz ( period = 10.381 ns ) ; BCD_HRD1[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 5.647 ns ;
; N/A ; 96.45 MHz ( period = 10.368 ns ) ; BCD_SECD0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 5.652 ns ;
; N/A ; 96.95 MHz ( period = 10.315 ns ) ; BCD_MIND0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 5.610 ns ;
; N/A ; 99.52 MHz ( period = 10.048 ns ) ; BCD_HRD0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 5.372 ns ;
; N/A ; 104.98 MHz ( period = 9.526 ns ) ; BCD_H1[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.821 ns ;
; N/A ; 105.99 MHz ( period = 9.435 ns ) ; BCD_DAY0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.719 ns ;
; N/A ; 106.52 MHz ( period = 9.388 ns ) ; BCD_M0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.683 ns ;
; N/A ; 107.74 MHz ( period = 9.282 ns ) ; BCD_S0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.566 ns ;
; N/A ; 108.92 MHz ( period = 9.181 ns ) ; BCD_M1[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.505 ns ;
; N/A ; 110.18 MHz ( period = 9.076 ns ) ; BCD_MIND1[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.409 ns ;
; N/A ; 110.50 MHz ( period = 9.050 ns ) ; BCD_M0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.374 ns ;
; N/A ; 110.96 MHz ( period = 9.012 ns ) ; BCD_H0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.278 ns ;
; N/A ; 111.96 MHz ( period = 8.932 ns ) ; BCD_S0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.245 ns ;
; N/A ; 112.37 MHz ( period = 8.899 ns ) ; BCD_HRD0[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.165 ns ;
; N/A ; 113.43 MHz ( period = 8.816 ns ) ; BCD_S0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.129 ns ;
; N/A ; 113.46 MHz ( period = 8.814 ns ) ; BCD_HRD0[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.109 ns ;
; N/A ; 113.49 MHz ( period = 8.811 ns ) ; BCD_S1[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.144 ns ;
; N/A ; 113.53 MHz ( period = 8.808 ns ) ; BCD_H1[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.074 ns ;
; N/A ; 114.00 MHz ( period = 8.772 ns ) ; BCD_MIND0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.096 ns ;
; N/A ; 114.04 MHz ( period = 8.769 ns ) ; BCD_M0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.093 ns ;
; N/A ; 114.53 MHz ( period = 8.731 ns ) ; BCD_H1[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.997 ns ;
; N/A ; 114.71 MHz ( period = 8.718 ns ) ; BCD_M0[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 4.013 ns ;
; N/A ; 116.35 MHz ( period = 8.595 ns ) ; BCD_DAY0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.908 ns ;
; N/A ; 116.50 MHz ( period = 8.584 ns ) ; BCD_H0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.879 ns ;
; N/A ; 117.08 MHz ( period = 8.541 ns ) ; BCD_H0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.836 ns ;
; N/A ; 117.76 MHz ( period = 8.492 ns ) ; BCD_HRD0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.787 ns ;
; N/A ; 117.87 MHz ( period = 8.484 ns ) ; BCD_TSEC[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.779 ns ;
; N/A ; 118.79 MHz ( period = 8.418 ns ) ; BCD_S1[2] ; DATA_BUS_VALUE[2] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.722 ns ;
; N/A ; 118.82 MHz ( period = 8.416 ns ) ; BCD_MIND0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.740 ns ;
; N/A ; 119.29 MHz ( period = 8.383 ns ) ; BCD_TSEC[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.707 ns ;
; N/A ; 119.50 MHz ( period = 8.368 ns ) ; BCD_SECD0[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.652 ns ;
; N/A ; 119.67 MHz ( period = 8.356 ns ) ; BCD_H1[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.651 ns ;
; N/A ; 119.75 MHz ( period = 8.351 ns ) ; BCD_M1[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.646 ns ;
; N/A ; 119.80 MHz ( period = 8.347 ns ) ; BCD_SECD0[3] ; DATA_BUS_VALUE[3] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.660 ns ;
; N/A ; 121.27 MHz ( period = 8.246 ns ) ; BCD_SECD0[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.559 ns ;
; N/A ; 121.32 MHz ( period = 8.243 ns ) ; BCD_HRD1[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.538 ns ;
; N/A ; 121.67 MHz ( period = 8.219 ns ) ; BCD_MIND1[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.485 ns ;
; N/A ; 124.49 MHz ( period = 8.033 ns ) ; BCD_TSEC[0] ; BCD_MIND1[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 7.763 ns ;
; N/A ; 124.58 MHz ( period = 8.027 ns ) ; BCD_TSEC[1] ; DATA_BUS_VALUE[1] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.351 ns ;
; N/A ; 125.22 MHz ( period = 7.986 ns ) ; BCD_S0[0] ; DATA_BUS_VALUE[0] ; clk_48Mhz ; clk_48Mhz ; None ; None ; 3.270 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -