adder10b.v

基于ＦＰＧＡ平台

module Adder10B(A,B,S);
  parameter size=10;
  input [size-1:0]A;
  input [size-1:0]B;
  output [size-1:0]S;
  assign S=A+B;
endmodule