nco_ip_design.fit.rpt

NCO的VHDL程序

; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/eda_design/altera_design/dspbuilder_design/NCO_ip/nco_ip_design_dspbuilder/nco_ip_design.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 0 / 10,570 ( 0 % )  ;
;     -- Combinational with no register       ; 0                   ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 0                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 0                   ;
;     -- 3 input functions                    ; 0                   ;
;     -- 2 input functions                    ; 0                   ;
;     -- 1 input functions                    ; 0                   ;
;     -- 0 input functions                    ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 0                   ;
;     -- arithmetic mode                      ; 0                   ;
;     -- qfbk mode                            ; 0                   ;
;     -- register cascade mode                ; 0                   ;
;     -- synchronous clear/load mode          ; 0                   ;
;     -- asynchronous clear/load mode         ; 0                   ;
;                                             ;                     ;
; Total registers                             ; 0 / 12,506 ( 0 % )  ;
; Total LABs                                  ; 0 / 1,057 ( 0 % )   ;
; Logic elements in carry chains              ; 0                   ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 2 / 336 ( < 1 % )   ;
;     -- Clock pins                           ; 0 / 16 ( 0 % )      ;
; Global signals                              ; 0                   ;
; M512s                                       ; 0 / 94 ( 0 % )      ;
; M4Ks                                        ; 0 / 60 ( 0 % )      ;
; M-RAMs                                      ; 0 / 1 ( 0 % )       ;
; Total memory bits                           ; 0 / 920,448 ( 0 % ) ;
; Total RAM block bits                        ; 0 / 920,448 ( 0 % ) ;
; DSP block 9-bit elements                    ; 0 / 48 ( 0 % )      ;
; PLLs                                        ; 0 / 6 ( 0 % )       ;
; Global clocks                               ; 0 / 16 ( 0 % )      ;
; Regional clocks                             ; 0 / 16 ( 0 % )      ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )       ;
; SERDES transmitters                         ; 0 / 44 ( 0 % )      ;
; SERDES receivers                            ; 0 / 44 ( 0 % )      ;
+---------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clock ; P15   ; 8        ; 19           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; aclr  ; P4    ; 6        ; 53           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 29 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 30 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 51 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 52 ( 2 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 29 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 1 / 29 ( 3 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 52 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 1 / 51 ( 2 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )  ; 3.3V          ; --           ;
; 10       ; 0 / 0 ( -- )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )  ; 3.3V          ; --           ;
; 12       ; 0 / 0 ( -- )   ; 3.3V          ; --           ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;