pstxref.dat,3

cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本cadence的书好!

LOGICAL PART CROSS REFERENCE - 20-Jun-2001 AT 11:46:45

DRAWING: @PROJECT1_LIB.ROOT(SCH_1):PAGE1 

CONN64_PCMOUNT-BASE  I1  J1
   1    GND   A<1> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND
   2    GND   A<2> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND
   3    GND   A<3> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND
   4     D8   A<4> @PROJECT1_LIB.ROOT(SCH_1):D(8)
   5     D9   A<5> @PROJECT1_LIB.ROOT(SCH_1):D(9)
   6    D10   A<6> @PROJECT1_LIB.ROOT(SCH_1):D(10)
   7    D11   A<7> @PROJECT1_LIB.ROOT(SCH_1):D(11)
   8    D12   A<8> @PROJECT1_LIB.ROOT(SCH_1):D(12)
   9    D13   A<9> @PROJECT1_LIB.ROOT(SCH_1):D(13)
  10    D14  A<10> @PROJECT1_LIB.ROOT(SCH_1):D(14)
  11    D15  A<11> @PROJECT1_LIB.ROOT(SCH_1):D(15)
  12     NC  A<12>     NC
  13     A8  A<13> @PROJECT1_LIB.ROOT(SCH_1):A(8)
  14     A9  A<14> @PROJECT1_LIB.ROOT(SCH_1):A(9)
  15    A10  A<15> @PROJECT1_LIB.ROOT(SCH_1):A(10)
  16    A11  A<16> @PROJECT1_LIB.ROOT(SCH_1):A(11)
  17    A12  A<17> @PROJECT1_LIB.ROOT(SCH_1):A(12)
  18    A13  A<18> @PROJECT1_LIB.ROOT(SCH_1):A(13)
  19    A14  A<19> @PROJECT1_LIB.ROOT(SCH_1):A(14)
  20    A15  A<20> @PROJECT1_LIB.ROOT(SCH_1):A(15)
  21     D7  A<21> @PROJECT1_LIB.ROOT(SCH_1):D(7)
  22     D6  A<22> @PROJECT1_LIB.ROOT(SCH_1):D(6)
  23     D5  A<23> @PROJECT1_LIB.ROOT(SCH_1):D(5)
  24     D4  A<24> @PROJECT1_LIB.ROOT(SCH_1):D(4)
  25     D3  A<25> @PROJECT1_LIB.ROOT(SCH_1):D(3)
  26     D2  A<26> @PROJECT1_LIB.ROOT(SCH_1):D(2)
  27     D1  A<27> @PROJECT1_LIB.ROOT(SCH_1):D(1)
  28     D0  A<28> @PROJECT1_LIB.ROOT(SCH_1):D(0)
  29    VCC  A<29> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):VCC
  30    VCC  A<30> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):VCC
  31   V12N  A<31> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):V12N
  32   V12N  A<32> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):V12N
  33    GND  A<33> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND
  34   AGND  A<34> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):AGND
  35   AGND  A<35> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):AGND
  36   AGND  A<36> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):AGND
  37    A16  A<37> @PROJECT1_LIB.ROOT(SCH_1):A(16)
  38    A17  A<38> @PROJECT1_LIB.ROOT(SCH_1):A(17)
  39    A18  A<39> @PROJECT1_LIB.ROOT(SCH_1):A(18)
  40    A19  A<40> @PROJECT1_LIB.ROOT(SCH_1):A(19)
  41    A20  A<41> @PROJECT1_LIB.ROOT(SCH_1):A(20)
  42    A21  A<42> @PROJECT1_LIB.ROOT(SCH_1):A(21)
  43    A22  A<43> @PROJECT1_LIB.ROOT(SCH_1):A(22)
  44    A23  A<44> @PROJECT1_LIB.ROOT(SCH_1):A(23)
  45    MWR  A<45> @PROJECT1_LIB.ROOT(SCH_1):MWR
  46    MRD  A<46> @PROJECT1_LIB.ROOT(SCH_1):MRD
  47    AEN  A<47> @PROJECT1_LIB.ROOT(SCH_1):AEN
  48     NC  A<48>     NC
  49     NC  A<49>     NC
  50    RDY  A<50> @PROJECT1_LIB.ROOT(SCH_1):RDY
  51   WAIT  A<51> @PROJECT1_LIB.ROOT(SCH_1):WAIT
  52   MCLK  A<52> @PROJECT1_LIB.ROOT(SCH_1):MCLK
  53  RESET  A<53> @PROJECT1_LIB.ROOT(SCH_1):RESET
  54     A0  A<54> @PROJECT1_LIB.ROOT(SCH_1):A(0)
  55     A1  A<55> @PROJECT1_LIB.ROOT(SCH_1):A(1)
  56     A2  A<56> @PROJECT1_LIB.ROOT(SCH_1):A(2)
  57     A3  A<57> @PROJECT1_LIB.ROOT(SCH_1):A(3)
  58     A4  A<58> @PROJECT1_LIB.ROOT(SCH_1):A(4)
  59     A5  A<59> @PROJECT1_LIB.ROOT(SCH_1):A(5)
  60     A6  A<60> @PROJECT1_LIB.ROOT(SCH_1):A(6)
  61     A7  A<61> @PROJECT1_LIB.ROOT(SCH_1):A(7)
  62    VCC  A<62> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):VCC
  63   V+12  A<63> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):V+12
  64   V+12  A<64> @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):V+12

FCT16245_SOIC-BASE  I2  SIZE=8  Summary of common pins:
  1 DEN   DIR  @PROJECT1_LIB.ROOT(SCH_1):DEN
 48 DDIR  G*   @PROJECT1_LIB.ROOT(SCH_1):DDIR

  Section:  I2(7) U1
  37    A23   A<7> @PROJECT1_LIB.ROOT(SCH_1):A(23)
  12    BD8   B<7> @PROJECT1_LIB.ROOT(SCH_1):BD(8)

  Section:  I2(6) U1
  38    A22   A<6> @PROJECT1_LIB.ROOT(SCH_1):A(22)
  11    BD9   B<6> @PROJECT1_LIB.ROOT(SCH_1):BD(9)

  Section:  I2(5) U1
  40    A21   A<5> @PROJECT1_LIB.ROOT(SCH_1):A(21)
   9   BD10   B<5> @PROJECT1_LIB.ROOT(SCH_1):BD(10)

  Section:  I2(4) U1
  41    A20   A<4> @PROJECT1_LIB.ROOT(SCH_1):A(20)
   8   BD11   B<4> @PROJECT1_LIB.ROOT(SCH_1):BD(11)

  Section:  I2(3) U1
  43    A19   A<3> @PROJECT1_LIB.ROOT(SCH_1):A(19)
   6   BD12   B<3> @PROJECT1_LIB.ROOT(SCH_1):BD(12)

  Section:  I2(2) U1
  44    A18   A<2> @PROJECT1_LIB.ROOT(SCH_1):A(18)
   5   BD13   B<2> @PROJECT1_LIB.ROOT(SCH_1):BD(13)

  Section:  I2(1) U1
  46    A17   A<1> @PROJECT1_LIB.ROOT(SCH_1):A(17)
   3   BD14   B<1> @PROJECT1_LIB.ROOT(SCH_1):BD(14)

  Section:  I2 U1
  47    A16   A<0> @PROJECT1_LIB.ROOT(SCH_1):A(16)
   2   BD15   B<0> @PROJECT1_LIB.ROOT(SCH_1):BD(15)

FCT16245_SOIC-BASE  I3  SIZE=8  Summary of common pins:
  1 DHEN  DIR  @PROJECT1_LIB.ROOT(SCH_1):DHEN
 48 DDIR  G*   @PROJECT1_LIB.ROOT(SCH_1):DDIR

  Section:  I3(7) U3
  37    A15   A<7> @PROJECT1_LIB.ROOT(SCH_1):A(15)
  12   BD15   B<7> @PROJECT1_LIB.ROOT(SCH_1):BD(15)

  Section:  I3(6) U3
  38    A14   A<6> @PROJECT1_LIB.ROOT(SCH_1):A(14)
  11   BD14   B<6> @PROJECT1_LIB.ROOT(SCH_1):BD(14)

  Section:  I3(5) U3
  40    A13   A<5> @PROJECT1_LIB.ROOT(SCH_1):A(13)
   9   BD13   B<5> @PROJECT1_LIB.ROOT(SCH_1):BD(13)

  Section:  I3(4) U3
  41    A12   A<4> @PROJECT1_LIB.ROOT(SCH_1):A(12)
   8   BD12   B<4> @PROJECT1_LIB.ROOT(SCH_1):BD(12)

  Section:  I3(3) U3
  43    A11   A<3> @PROJECT1_LIB.ROOT(SCH_1):A(11)
   6   BD11   B<3> @PROJECT1_LIB.ROOT(SCH_1):BD(11)

  Section:  I3(2) U3
  44    A10   A<2> @PROJECT1_LIB.ROOT(SCH_1):A(10)
   5   BD10   B<2> @PROJECT1_LIB.ROOT(SCH_1):BD(10)

  Section:  I3(1) U3
  46     A9   A<1> @PROJECT1_LIB.ROOT(SCH_1):A(9)
   3    BD9   B<1> @PROJECT1_LIB.ROOT(SCH_1):BD(9)

  Section:  I3 U3
  47     A8   A<0> @PROJECT1_LIB.ROOT(SCH_1):A(8)
   2    BD8   B<0> @PROJECT1_LIB.ROOT(SCH_1):BD(8)

FCT16245_SOIC-BASE  I4  SIZE=8  Summary of common pins:
  1 DEN   DIR  @PROJECT1_LIB.ROOT(SCH_1):DEN
 48 DDIR  G*   @PROJECT1_LIB.ROOT(SCH_1):DDIR

  Section:  I4(7) U4
  37     A7   A<7> @PROJECT1_LIB.ROOT(SCH_1):A(7)
  12    BD0   B<7> @PROJECT1_LIB.ROOT(SCH_1):BD(0)

  Section:  I4(6) U4
  38     A6   A<6> @PROJECT1_LIB.ROOT(SCH_1):A(6)
  11    BD1   B<6> @PROJECT1_LIB.ROOT(SCH_1):BD(1)

  Section:  I4(5) U4
  40     A5   A<5> @PROJECT1_LIB.ROOT(SCH_1):A(5)
   9    BD2   B<5> @PROJECT1_LIB.ROOT(SCH_1):BD(2)

  Section:  I4(4) U4
  41     A4   A<4> @PROJECT1_LIB.ROOT(SCH_1):A(4)
   8    BD3   B<4> @PROJECT1_LIB.ROOT(SCH_1):BD(3)

  Section:  I4(3) U4
  43     A3   A<3> @PROJECT1_LIB.ROOT(SCH_1):A(3)
   6    BD4   B<3> @PROJECT1_LIB.ROOT(SCH_1):BD(4)

  Section:  I4(2) U4
  44     A2   A<2> @PROJECT1_LIB.ROOT(SCH_1):A(2)
   5    BD5   B<2> @PROJECT1_LIB.ROOT(SCH_1):BD(5)

  Section:  I4(1) U4
  46     A1   A<1> @PROJECT1_LIB.ROOT(SCH_1):A(1)
   3    BD6   B<1> @PROJECT1_LIB.ROOT(SCH_1):BD(6)

  Section:  I4 U4
  47     A0   A<0> @PROJECT1_LIB.ROOT(SCH_1):A(0)
   2    BD7   B<0> @PROJECT1_LIB.ROOT(SCH_1):BD(7)

FCT16245_SOIC-BASE  I5  SIZE=8  Summary of common pins:
 24 GND  DIR  @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND
 25 GND  G*   @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND

  Section:  I5(7) U1
  26    D15   A<7> @PROJECT1_LIB.ROOT(SCH_1):D(15)
  23    BA7   B<7> @PROJECT1_LIB.ROOT(SCH_1):BA(7)

  Section:  I5(6) U1
  27    D14   A<6> @PROJECT1_LIB.ROOT(SCH_1):D(14)
  22    BA6   B<6> @PROJECT1_LIB.ROOT(SCH_1):BA(6)

  Section:  I5(5) U1
  29    D13   A<5> @PROJECT1_LIB.ROOT(SCH_1):D(13)
  20    BA5   B<5> @PROJECT1_LIB.ROOT(SCH_1):BA(5)

  Section:  I5(4) U1
  30    D12   A<4> @PROJECT1_LIB.ROOT(SCH_1):D(12)
  19    BA4   B<4> @PROJECT1_LIB.ROOT(SCH_1):BA(4)

  Section:  I5(3) U1
  32    D11   A<3> @PROJECT1_LIB.ROOT(SCH_1):D(11)
  17    BA3   B<3> @PROJECT1_LIB.ROOT(SCH_1):BA(3)

  Section:  I5(2) U1
  33    D10   A<2> @PROJECT1_LIB.ROOT(SCH_1):D(10)
  16    BA2   B<2> @PROJECT1_LIB.ROOT(SCH_1):BA(2)

  Section:  I5(1) U1
  35     D9   A<1> @PROJECT1_LIB.ROOT(SCH_1):D(9)
  14    BA1   B<1> @PROJECT1_LIB.ROOT(SCH_1):BA(1)

  Section:  I5 U1
  36     D8   A<0> @PROJECT1_LIB.ROOT(SCH_1):D(8)
  13    BA0   B<0> @PROJECT1_LIB.ROOT(SCH_1):BA(0)

FCT16245_SOIC-BASE  I6  SIZE=8  Summary of common pins:
 24 GND  DIR  @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND
 25 GND  G*   @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND

  Section:  I6(7) U3
  26     D0   A<7> @PROJECT1_LIB.ROOT(SCH_1):D(0)
  23    BA7   B<7> @PROJECT1_LIB.ROOT(SCH_1):BA(7)

  Section:  I6(6) U3
  27     D1   A<6> @PROJECT1_LIB.ROOT(SCH_1):D(1)
  22    BA6   B<6> @PROJECT1_LIB.ROOT(SCH_1):BA(6)

  Section:  I6(5) U3
  29     D2   A<5> @PROJECT1_LIB.ROOT(SCH_1):D(2)
  20    BA5   B<5> @PROJECT1_LIB.ROOT(SCH_1):BA(5)

  Section:  I6(4) U3
  30     D3   A<4> @PROJECT1_LIB.ROOT(SCH_1):D(3)
  19    BA4   B<4> @PROJECT1_LIB.ROOT(SCH_1):BA(4)

  Section:  I6(3) U3
  32     D4   A<3> @PROJECT1_LIB.ROOT(SCH_1):D(4)
  17    BA3   B<3> @PROJECT1_LIB.ROOT(SCH_1):BA(3)

  Section:  I6(2) U3
  33     D5   A<2> @PROJECT1_LIB.ROOT(SCH_1):D(5)
  16    BA2   B<2> @PROJECT1_LIB.ROOT(SCH_1):BA(2)

  Section:  I6(1) U3
  35     D6   A<1> @PROJECT1_LIB.ROOT(SCH_1):D(6)
  14    BA1   B<1> @PROJECT1_LIB.ROOT(SCH_1):BA(1)

  Section:  I6 U3
  36     D7   A<0> @PROJECT1_LIB.ROOT(SCH_1):D(7)
  13    BA0   B<0> @PROJECT1_LIB.ROOT(SCH_1):BA(0)

FCT16245_SOIC-BASE  I7  SIZE=8  Summary of common pins:
 24 GND  DIR  @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND
 25 GND  G*   @PROJECT1_LIB.GLBL(ROOT_CFG_PACKAGE):GND

  Section:  I7(7) U4
  26     D0   A<7> @PROJECT1_LIB.ROOT(SCH_1):D(0)
  23    BA7   B<7> @PROJECT1_LIB.ROOT(SCH_1):BA(7)

  Section:  I7(6) U4
  27     D1   A<6> @PROJECT1_LIB.ROOT(SCH_1):D(1)
  22    BA6   B<6> @PROJECT1_LIB.ROOT(SCH_1):BA(6)

  Section:  I7(5) U4
  29     D2   A<5> @PROJECT1_LIB.ROOT(SCH_1):D(2)
  20    BA5   B<5> @PROJECT1_LIB.ROOT(SCH_1):BA(5)

  Section:  I7(4) U4
  30     D3   A<4> @PROJECT1_LIB.ROOT(SCH_1):D(3)
  19    BA4   B<4> @PROJECT1_LIB.ROOT(SCH_1):BA(4)

  Section:  I7(3) U4
  32     D4   A<3> @PROJECT1_LIB.ROOT(SCH_1):D(4)
  17    BA3   B<3> @PROJECT1_LIB.ROOT(SCH_1):BA(3)