verilog.v

来自「cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本」· Verilog 代码 · 共 17 行

// generated by newgenasym  Fri Mar 16 13:12:38 2001


module bnc_conn (agnd1, agnd2, agnd3, agnd4, center);
    inout agnd1;
    inout agnd2;
    inout agnd3;
    inout agnd4;
    inout center;


    initial
        begin
        end

endmodule