verilog.v

来自「cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本」· Verilog 代码 · 共 24 行

// generated by newgenasym  Thu Mar 22 13:53:53 2001


module daamp (dq0, dq1, dq2, dq3, dq4, dq5, dq6, dq7, gain, out, vclk, vref);
    input dq0;
    input dq1;
    input dq2;
    input dq3;
    input dq4;
    input dq5;
    input dq6;
    input dq7;
    input gain;
    output out;
    input vclk;
    input vref;


    initial
        begin
        end

endmodule