📄 verilog.v
字号:
// generated by newgenasym Thu Mar 22 13:53:53 2001module daamp (dq0, dq1, dq2, dq3, dq4, dq5, dq6, dq7, gain, out, vclk, vref); input dq0; input dq1; input dq2; input dq3; input dq4; input dq5; input dq6; input dq7; input gain; output out; input vclk; input vref; initial begin endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -