verilog.v

来自「cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本」· Verilog 代码 · 共 13 行

// generated by genview  Wed Apr 15 08:26:06 1998


module blockout (a);
    inout a;


    initial
        begin
        end

endmodule