verilog.v

来自「cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本」· Verilog 代码 · 共 14 行

// generated by newgenasym  Fri Mar 16 11:23:24 2001


module cap_np (a, b);
    inout a;
    inout b;


    initial
        begin
        end

endmodule