verilog.v

来自「cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本」· Verilog 代码 · 共 16 行

// generated by newgenasym  Thu Mar 22 14:24:25 2001


module epc1064 (\cs* , data, dclk, oe);
    input \cs* ;
    output data;
    input dclk;
    input oe;


    initial
        begin
        end

endmodule