verilog.v

来自「cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本」· Verilog 代码 · 共 16 行

// generated by newgenasym  Thu Mar 22 14:30:42 2001


module fct16245 (a, b, dir, \g* );
    input [7:0] a;
    inout [7:0] b;
    input dir;
    input \g* ;


    initial
        begin
        end

endmodule