verilog.v

来自「cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本」· Verilog 代码 · 共 13 行

// generated by newgenasym  Thu Mar 22 14:21:06 2001


module conn64 (a);
    inout [64:1] a;


    initial
        begin
        end

endmodule