📄 verilog.v
字号:
// generated by newgenasym Thu Mar 22 14:40:16 2001module tc55b4257 (a0, a1, a10, a11, a12, a13, a14, a15, a16, a17, a2, a3, a4, a5, a6, a7, a8, a9, \ce* , dq1, dq2, dq3, dq4, \eo* , io1, io2, io3, \we* ); input a0; input a1; input a10; input a11; input a12; input a13; input a14; input a15; input a16; input a17; input a2; input a3; input a4; input a5; input a6; input a7; input a8; input a9; input \ce* ; inout dq1; inout dq2; inout dq3; inout dq4; input \eo* ; inout io1; inout io2; inout io3; input \we* ; initial begin endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -