verilog.v

来自「cadence公司pcb内部培训的资料,并且附带其中的例子程序!比市面上任何一本」· Verilog 代码 · 共 35 行

// generated by newgenasym  Thu Mar 22 14:14:15 2001


module \20l10  (i1, i10, i11, i12, i2, i3, i4, i5, i6, i7, i8, i9, o1, o10, o2, o3,
        o4, o5, o6, o7, o8, o9);
    input i1;
    input i10;
    input i11;
    input i12;
    input i2;
    input i3;
    input i4;
    input i5;
    input i6;
    input i7;
    input i8;
    input i9;
    output o1;
    output o10;
    output o2;
    output o3;
    output o4;
    output o5;
    output o6;
    output o7;
    output o8;
    output o9;


    initial
        begin
        end

endmodule