📄 verilog.v
字号:
// generated by newgenasym Thu Mar 22 14:14:15 2001module \20l10 (i1, i10, i11, i12, i2, i3, i4, i5, i6, i7, i8, i9, o1, o10, o2, o3, o4, o5, o6, o7, o8, o9); input i1; input i10; input i11; input i12; input i2; input i3; input i4; input i5; input i6; input i7; input i8; input i9; output o1; output o10; output o2; output o3; output o4; output o5; output o6; output o7; output o8; output o9; initial begin endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -