📄 verilog.v
字号:
// generated by newgenasym Fri Mar 16 11:48:43 2001module res (a, b); inout a; inout b; initial begin endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -