elec_lock.cmp.rpt

本程序是用VHDL语言实现电子密码锁功能,整个系统分为三大模块,一为控制模块,二为键盘显示模块,三为处理模块

; debouncing:\debounuing:U2|d0~1                                                      ; 2       ;
; QB~35                                                                               ; 2       ;
; QA~23                                                                               ; 2       ;
+-------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                                            ;
+---------------------------------------------------------------------+--------+-------+-----------------+---------------------------+----------+
; Peripheral Signal                                                   ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+---------------------------------------------------------------------+--------+-------+-----------------+---------------------------+----------+
; lpm_counter:\counter:Q[0]_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ; LC1_B1 ; Clock ; no              ; yes                       ; +ve      ;
+---------------------------------------------------------------------+--------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 53             ;
; 1                        ; 2              ;
; 2                        ; 0              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 4              ;
; 6                        ; 1              ;
; 7                        ; 1              ;
; 8                        ; 11             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 56             ;
; 1                           ; 2              ;
; 2                           ; 1              ;
; 3                           ; 0              ;
; 4                           ; 3              ;
; 5                           ; 4              ;
; 6                           ; 6              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 56             ;
; 1                          ; 0              ;
; 2                          ; 2              ;
; 3                          ; 0              ;
; 4                          ; 3              ;
; 5                          ; 1              ;
; 6                          ; 2              ;
; 7                          ; 1              ;
; 8                          ; 1              ;
; 9                          ; 2              ;
; 10                         ; 0              ;
; 11                         ; 3              ;
; 12                         ; 0              ;
; 13                         ; 0              ;
; 14                         ; 0              ;
; 15                         ; 0              ;
; 16                         ; 1              ;
+----------------------------+----------------+


+----------------------------------------------------------------------------------------+
; Row Interconnect                                                                       ;
+-------+-------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+-------------------+-----------------------------+------------------------------+
;  A    ;  15 / 96 ( 16 % ) ;  6 / 48 ( 13 % )            ;  27 / 48 ( 56 % )            ;
;  B    ;  5 / 96 ( 5 % )   ;  4 / 48 ( 8 % )             ;  4 / 48 ( 8 % )              ;
;  C    ;  5 / 96 ( 5 % )   ;  0 / 48 ( 0 % )             ;  8 / 48 ( 17 % )             ;
; Total ;  25 / 288 ( 9 % ) ;  10 / 144 ( 7 % )           ;  39 / 144 ( 27 % )           ;
+-------+-------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  4 / 24 ( 17 % )  ;
; 2     ;  2 / 24 ( 8 % )   ;
; 3     ;  0 / 24 ( 0 % )   ;
; 4     ;  0 / 24 ( 0 % )   ;
; 5     ;  0 / 24 ( 0 % )   ;
; 6     ;  0 / 24 ( 0 % )   ;
; 7     ;  0 / 24 ( 0 % )   ;
; 8     ;  0 / 24 ( 0 % )   ;
; 9     ;  0 / 24 ( 0 % )   ;
; 10    ;  0 / 24 ( 0 % )   ;
; 11    ;  0 / 24 ( 0 % )   ;
; 12    ;  0 / 24 ( 0 % )   ;
; 13    ;  1 / 24 ( 4 % )   ;
; 14    ;  2 / 24 ( 8 % )   ;
; 15    ;  2 / 24 ( 8 % )   ;
; 16    ;  3 / 24 ( 13 % )  ;
; 17    ;  3 / 24 ( 13 % )  ;
; 18    ;  2 / 24 ( 8 % )   ;
; 19    ;  4 / 24 ( 17 % )  ;
; 20    ;  0 / 24 ( 0 % )   ;
; 21    ;  0 / 24 ( 0 % )   ;
; 22    ;  0 / 24 ( 0 % )   ;
; 23    ;  1 / 24 ( 4 % )   ;
; 24    ;  2 / 24 ( 8 % )   ;
; Total ;  26 / 576 ( 5 % ) ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+---------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                           ;
+-----------------------------------+---------------------------------------------------------------------+
; Resource                          ; Usage                                                               ;
+-----------------------------------+---------------------------------------------------------------------+
; Registers                         ; 64 / 576 ( 11 % )                                                   ;
; Total LABs                        ; 0 / 72 ( 0 % )                                                      ;
; Logic elements in carry chains    ; 6                                                                   ;
; User inserted logic elements      ; 0                                                                   ;
; I/O pins                          ; 41 / 59 ( 69 % )                                                    ;
;     -- Clock pins                 ; 3                                                                   ;
;     -- Dedicated input pins       ; 8 / 4 ( 200 % )                                                     ;
; Global signals                    ; 5                                                                   ;
; EABs                              ; 0 / 3 ( 0 % )                                                       ;
; Total memory bits                 ; 0 / 6,144 ( 0 % )                                                   ;
; Total RAM block bits              ; 0 / 6,144 ( 0 % )                                                   ;
; Maximum fan-out node              ; lpm_counter:\counter:Q[0]_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ;
; Maximum fan-out                   ; 40                                                                  ;
; Highest non-global fan-out signal ; lpm_counter:\counter:Q[0]_rtl_0|alt_counter_f10ke:wysi_counter|q[4] ;
; Highest non-global fan-out        ; 20                                                                  ;
; Total fan-out                     ; 452                                                                 ;
; Average fan-out                   ; 2.76                                                                ;
+-----------------------------------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                     ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+
; Compilation Hierarchy Node             ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                       ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+
; |elec_lock                             ; 123 (102)   ; 64           ; 0           ; 41   ; 59 (56)      ; 36 (33)           ; 28 (13)          ; 6 (0)           ; 0 (0)      ; |elec_lock                                                                ;
;    |debouncing:\debounuing:U1|         ; 5 (5)       ; 4            ; 0           ; 0    ; 1 (1)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |elec_lock|debouncing:\debounuing:U1                                      ;
;    |debouncing:\debounuing:U2|         ; 5 (5)       ; 4            ; 0           ; 0    ; 1 (1)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |elec_lock|debouncing:\debounuing:U2                                      ;
;    |debouncing:\debounuing:U3|         ; 5 (5)       ; 4            ; 0           ; 0    ; 1 (1)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |elec_lock|debouncing:\debounuing:U3                                      ;
;    |lpm_counter:\counter:Q[0]_rtl_0|   ; 6 (0)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |elec_lock|lpm_counter:\counter:Q[0]_rtl_0                                ;
;       |alt_counter_f10ke:wysi_counter| ; 6 (6)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |elec_lock|lpm_counter:\counter:Q[0]_rtl_0|alt_counter_f10ke:wysi_counter ;
+----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in