📄 elec_lock.cmp.rpt
字号:
Info: Found 1 design units, including 1 entities, in source file c:/altera/quartus51/libraries/megafunctions/lpm_counter.tdf
Info: Found entity 1: lpm_counter
Info: Found 1 design units, including 1 entities, in source file c:/altera/quartus51/libraries/megafunctions/alt_counter_f10ke.tdf
Info: Found entity 1: alt_counter_f10ke
Warning: Output pins are stuck at VCC or GND
Warning: Pin "LED_COM" stuck at VCC
Info: Implemented 164 device resources after synthesis - the final resource count might be different
Info: Implemented 4 input pins
Info: Implemented 37 output pins
Info: Implemented 123 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 12 warnings
Info: Processing ended: Mon Aug 06 10:38:37 2007
Info: Elapsed time: 00:00:05
+------------------------------------------------------------------+
; Fitter Summary ;
+-----------------------+------------------------------------------+
; Fitter Status ; Successful - Mon Aug 06 10:38:48 2007 ;
; Quartus II Version ; 5.1 Build 176 10/26/2005 SJ Full Version ;
; Revision Name ; elec_lock ;
; Top-level Entity Name ; elec_lock ;
; Family ; FLEX10K ;
; Device ; EPF10K10LC84-4 ;
; Timing Models ; Final ;
; Total logic elements ; 123 / 576 ( 21 % ) ;
; Total pins ; 41 / 59 ( 69 % ) ;
; Total memory bits ; 0 / 6,144 ( 0 % ) ;
+-----------------------+------------------------------------------+
+------------------------------------------------------------------------------------------------------+
; Fitter Settings ;
+------------------------------------------------------------+--------------------+--------------------+
; Option ; Setting ; Default Value ;
+------------------------------------------------------------+--------------------+--------------------+
; Device ; EPF10K10LC84-4 ; ;
; Use smart compilation ; Off ; Off ;
; Router Timing Optimization Level ; Normal ; Normal ;
; Placement Effort Multiplier ; 1.0 ; 1.0 ;
; Router Effort Multiplier ; 1.0 ; 1.0 ;
; Optimize Timing ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing ; On ; On ;
; Limit to One Fitting Attempt ; Off ; Off ;
; Final Placement Optimizations ; Automatically ; Automatically ;
; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
; Fitter Initial Placement Seed ; 1 ; 1 ;
; Slow Slew Rate ; Off ; Off ;
; Auto Global Memory Control Signals ; Off ; Off ;
; Logic Cell Insertion - Individual Logic Cells ; On ; On ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On ; On ;
; Fitter Effort ; Auto Fit ; Auto Fit ;
; Auto Global Clock ; On ; On ;
; Auto Global Output Enable ; On ; On ;
; Auto Global Register Control Signals ; On ; On ;
+------------------------------------------------------------+--------------------+--------------------+
+-------------------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+--------------------------+
; Option ; Setting ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Reserve all unused pins ; As output driving ground ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+--------------------------+
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in F:/备赛资料/VHDL模块/elec_lock/elec_lock.fit.eqn.
+-------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; CLK_4M ; 43 ; -- ; -- ; 6 ; yes ; no ; no ; no ; no ; TTL ;
; KEY_IN[1] ; 84 ; -- ; -- ; 1 ; yes ; no ; no ; no ; no ; TTL ;
; KEY_IN[0] ; 2 ; -- ; -- ; 1 ; yes ; no ; no ; no ; no ; TTL ;
; KEY_IN[2] ; 44 ; -- ; -- ; 1 ; yes ; no ; no ; no ; no ; TTL ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+--------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+--------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; CLK_SCAN[0] ; 21 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; CLK_SCAN[1] ; 9 ; -- ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; CLK_SCAN[2] ; 23 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; CLK_SCAN[3] ; 10 ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; FLAG_NUMB ; 71 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; FLAG_FUNC ; 73 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; CLEAR ; 62 ; C ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; ENLOCK ; 83 ; -- ; 13 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; NUMB_CNT[0] ; 22 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; NUMB_CNT[1] ; 66 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; NUMB_CNT[2] ; 70 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[0] ; 72 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[1] ; 79 ; -- ; 24 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[2] ; 50 ; -- ; 17 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[3] ; 17 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[4] ; 80 ; -- ; 23 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[5] ; 47 ; -- ; 14 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[6] ; 25 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[7] ; 18 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[8] ; 78 ; -- ; 24 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[9] ; 19 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[10] ; 64 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[11] ; 48 ; -- ; 15 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[12] ; 59 ; C ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[13] ; 69 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[14] ; 65 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; BCD_CODE[15] ; 49 ; -- ; 16 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SELOUT[0] ; 11 ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SELOUT[1] ; 24 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SEGOUT[0] ; 29 ; C ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SEGOUT[1] ; 28 ; C ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SEGOUT[2] ; 27 ; C ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SEGOUT[3] ; 67 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SEGOUT[4] ; 58 ; C ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SEGOUT[5] ; 60 ; C ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; SEGOUT[6] ; 52 ; -- ; 19 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
; LED_COM ; 38 ; -- ; 10 ; no ; no ; no ; no ; no ; no ; no ; no ; TTL ;
+--------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
+-------------------------------------+
; All Package Pins ;
+-------+--------------+--------------+
; Pin # ; Usage ; I/O Standard ;
+-------+--------------+--------------+
; 1 ; GND+ ; ;
; 2 ; KEY_IN[0] ; TTL ;
; 3 ; GND* ; ;
; 4 ; VCC_INT ; ;
; 5 ; GND* ; ;
; 6 ; GND* ; ;
; 7 ; GND* ; ;
; 8 ; GND* ; ;
; 9 ; CLK_SCAN[1] ; TTL ;
; 10 ; CLK_SCAN[3] ; TTL ;
; 11 ; SELOUT[0] ; TTL ;
; 12 ; ^DATA0 ; ;
; 13 ; ^DCLK ; ;
; 14 ; ^nCE ; ;
; 15 ; #TDI ; ;
; 16 ; GND* ; ;
; 17 ; BCD_CODE[3] ; TTL ;
; 18 ; BCD_CODE[7] ; TTL ;
; 19 ; BCD_CODE[9] ; TTL ;
; 20 ; VCC_INT ; ;
; 21 ; CLK_SCAN[0] ; TTL ;
; 22 ; NUMB_CNT[0] ; TTL ;
; 23 ; CLK_SCAN[2] ; TTL ;
; 24 ; SELOUT[1] ; TTL ;
; 25 ; BCD_CODE[6] ; TTL ;
; 26 ; GND_INT ; ;
; 27 ; SEGOUT[2] ; TTL ;
; 28 ; SEGOUT[1] ; TTL ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -