📄 elec_lock.tan.rpt
字号:
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Clock Settings ; 1 ; ; CLK_4M ; ;
+-------------------------------------------------------+--------------------+------+--------+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK_4M ; 1 ; User Pin ; 4.0 MHz ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK_4M' ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; 222.900 ns ; 36.90 MHz ( period = 27.100 ns ) ; ACC[15] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 14.600 ns ;
; 222.900 ns ; 36.90 MHz ( period = 27.100 ns ) ; ACC[15] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 14.600 ns ;
; 223.400 ns ; 37.59 MHz ( period = 26.600 ns ) ; ACC[14] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 14.100 ns ;
; 223.400 ns ; 37.59 MHz ( period = 26.600 ns ) ; ACC[11] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 14.100 ns ;
; 223.400 ns ; 37.59 MHz ( period = 26.600 ns ) ; ACC[14] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 14.100 ns ;
; 223.400 ns ; 37.59 MHz ( period = 26.600 ns ) ; ACC[11] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 14.100 ns ;
; 224.200 ns ; 38.76 MHz ( period = 25.800 ns ) ; ACC[13] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 13.300 ns ;
; 224.200 ns ; 38.76 MHz ( period = 25.800 ns ) ; ACC[13] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 13.300 ns ;
; 224.500 ns ; 39.22 MHz ( period = 25.500 ns ) ; ACC[6] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 13.000 ns ;
; 224.500 ns ; 39.22 MHz ( period = 25.500 ns ) ; ACC[6] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 13.000 ns ;
; 224.700 ns ; 39.53 MHz ( period = 25.300 ns ) ; ACC[8] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.300 ns ; 12.600 ns ;
; 224.700 ns ; 39.53 MHz ( period = 25.300 ns ) ; ACC[8] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.300 ns ; 12.600 ns ;
; 225.000 ns ; 40.00 MHz ( period = 25.000 ns ) ; ACC[3] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 12.500 ns ;
; 225.000 ns ; 40.00 MHz ( period = 25.000 ns ) ; ACC[3] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 12.500 ns ;
; 225.200 ns ; 40.32 MHz ( period = 24.800 ns ) ; ACC[12] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 12.300 ns ;
; 225.200 ns ; 40.32 MHz ( period = 24.800 ns ) ; ACC[9] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.300 ns ; 12.100 ns ;
; 225.200 ns ; 40.32 MHz ( period = 24.800 ns ) ; ACC[12] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 12.300 ns ;
; 225.200 ns ; 40.32 MHz ( period = 24.800 ns ) ; ACC[9] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.300 ns ; 12.100 ns ;
; 225.400 ns ; 40.65 MHz ( period = 24.600 ns ) ; ACC[7] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 12.100 ns ;
; 225.400 ns ; 40.65 MHz ( period = 24.600 ns ) ; ACC[5] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 12.100 ns ;
; 225.400 ns ; 40.65 MHz ( period = 24.600 ns ) ; ACC[7] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 12.100 ns ;
; 225.400 ns ; 40.65 MHz ( period = 24.600 ns ) ; ACC[5] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.500 ns ; 12.100 ns ;
; 225.600 ns ; 40.98 MHz ( period = 24.400 ns ) ; ACC[1] ; QA ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.300 ns ; 11.700 ns ;
; 225.600 ns ; 40.98 MHz ( period = 24.400 ns ) ; ACC[1] ; QB ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.300 ns ; 11.700 ns ;
; 225.600 ns ; 40.98 MHz ( period = 24.400 ns ) ; NC[0] ; REG[8] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.800 ns ;
; 225.600 ns ; 40.98 MHz ( period = 24.400 ns ) ; NC[1] ; REG[8] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.800 ns ;
; 225.600 ns ; 40.98 MHz ( period = 24.400 ns ) ; NC[0] ; REG[1] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.800 ns ;
; 225.600 ns ; 40.98 MHz ( period = 24.400 ns ) ; NC[1] ; REG[1] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.800 ns ;
; 225.700 ns ; 41.15 MHz ( period = 24.300 ns ) ; NC[0] ; REG[9] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.700 ns ;
; 225.700 ns ; 41.15 MHz ( period = 24.300 ns ) ; NC[1] ; REG[9] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.700 ns ;
; 225.700 ns ; 41.15 MHz ( period = 24.300 ns ) ; NC[0] ; REG[4] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.700 ns ;
; 225.700 ns ; 41.15 MHz ( period = 24.300 ns ) ; NC[1] ; REG[4] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.700 ns ;
; 225.700 ns ; 41.15 MHz ( period = 24.300 ns ) ; NC[0] ; REG[0] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.700 ns ;
; 225.700 ns ; 41.15 MHz ( period = 24.300 ns ) ; NC[1] ; REG[0] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.700 ns ;
; 225.700 ns ; 41.15 MHz ( period = 24.300 ns ) ; NC[0] ; REG[2] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.700 ns ;
; 225.700 ns ; 41.15 MHz ( period = 24.300 ns ) ; NC[1] ; REG[2] ; CLK_4M ; CLK_4M ; 250.000 ns ; 237.400 ns ; 11.700 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -